发明名称 |
在半导体衬底上制作集成半导体元件的方法 |
摘要 |
提供了一种在衬底上制作多个半导体元件的方法,所述方法包含下列步骤:在所述衬底的表面上形成预定的凹凸图形;以及在所述表面上外延淀积由二种或更多种Ⅲ族元素和二种或更多种V族元素的混合物组成的层;其中,所述凹凸图形导致单个步骤中淀积的所述层在具有不同凹凸图形特性的区域中形成有所述V族元素之间的不同的比率,以便在所述不同区域中提供不同的带隙。 |
申请公布号 |
CN1331195C |
申请公布日期 |
2007.08.08 |
申请号 |
CN02827731.7 |
申请日期 |
2002.11.26 |
申请人 |
埃皮克有限公司 |
发明人 |
P·N·斯塔夫里诺;T·S·琼斯;G·帕里 |
分类号 |
H01L21/20(2006.01);H01S5/026(2006.01);C30B25/18(2006.01) |
主分类号 |
H01L21/20(2006.01) |
代理机构 |
中国专利代理(香港)有限公司 |
代理人 |
肖春京 |
主权项 |
1.一种在衬底上制作多个半导体元件的方法,所述方法包含下列步骤:在所述衬底的表面上形成预定的凹凸图形;以及在所述表面上外延淀积由二种或更多种III族元素和二种或更多种V族元素的混合物组成的层,其中,二种所述III族元素是镓(Ga)和铟(In),而一种所述V族元素是氮(N);且其中所述凹凸图形导致单个步骤中淀积的所述层在所述表面上具有不同凹凸图形特性的区域中形成有所述镓(Ga)和铟(In)之间的不同的比率,所述镓(Ga)和铟(In)之间的不同比率改变组合到所述层中的氮(N)的量,不同的氮(N)组合在不同区域中提供了在所述不同区域中的不同带隙。 |
地址 |
英国伦敦 |