| 发明名称 | 半导体集成电路及其设计方法 | ||
| 摘要 | 在半导体集成电路中，由于电阻元件包含于电源布线中，使得提供给时钟路径上的单元的电源电压降低，由此产生时钟偏移。为了避免该问题，设置一个集中于时钟路径上的单元(10)上的单元放置禁止区，且在该单元放置禁止区中不放置用于执行逻辑操作的单元。同样，为由多个紧密放置在一起的单元形成的每一单元组，设置一个单元放置禁止区。此外，在该单元放置禁止区中可以放置一个电容单元。 | ||
| 申请公布号 | CN101013697A | 申请公布日期 | 2007.08.08 |
| 申请号 | CN200710085641.1 | 申请日期 | 2004.11.04 |
| 申请人 | 松下电器产业株式会社 | 发明人 | 松村阳一;大桥贵子;藤村克也;伊藤千寻;谷口博树 |
| 分类号 | H01L27/02(2006.01);H01L23/522(2006.01);H01L21/82(2006.01);H01L21/768(2006.01);G06F17/50(2006.01) | 主分类号 | H01L27/02(2006.01) |
| 代理机构 | 永新专利商标代理有限公司 | 代理人 | 王英 |
| 主权项 | 1、一种半导体集成电路，包括：多个单元，被放置成使其在彼此平行设置的多个条形区中顶部对齐；和在所述多个单元之间连接的多条布线，其中在所述单元中的形成时钟路径的所有或一部分单元以及所述单元中的进行逻辑操作的单元之间存在其中没有放置单元的区域。 | ||
| 地址 | 日本大阪府 | ||