三电平非易失性半导体存储器件和相关操作方法

摘要

一种非易失性半导体存储器件，包括3电平非易失性存储单元的存储器阵列。所述存储器阵列包括分别连接到第一偶位线和第一奇位线的存储单元的第一偶串和奇串，和分别连接到第二偶位线和第二奇位线的存储单元的第二偶串和奇串。第一偶位线和第一奇位线在数据编程和读取操作期间选择性地连接到第一公共位线，并且第二偶位线和第二奇位线在数据编程和读取操作期间选择性地连接到第二公共位线。该器件使用对应于3电平非易失性存储单元的3个阈值电压分布的数据的3个位来编程和读取存储单元对中的数据。

主权项

1、一种非易失性半导体存储器件，包括：存储器阵列，包括分别连接到第一偶位线和第一奇位线的非易失性存储单元的第一偶串和奇串、分别连接到第二偶位线和第二奇位线的非易失性存储单元的第二偶串和奇串，其中，第一偶位线和第一奇位线在编程和读取操作期间选择性地连接到第一公共位线，并且其中，第二偶位线和第二奇位线在编程和读取操作期间选择性地连接到第二公共位线；页缓冲器，通过第一和第二公共位线而耦合到存储器阵列，并且被配置为驱动第一和第二公共位线，以将第一到第三位映射到形成对的第一和第二存储单元的阈值电压分布的电平；以及行译码器，被配置为控制存储器阵列的所选择的存储单元的字线；其中，形成对的第一和第二存储单元连接到相同字线，并且分别被布置在第一和第二偶串中，或分别布置在第一和第二奇串中。