发明名称 |
支持多总线多类型存储器的内存仲裁实现系统和方法 |
摘要 |
本发明公开一种支持多总线多类型存储器的内存仲裁实现系统和方法,为解决现有技术多总线不能访问多类型存储器的问题而发明。本发明包括:n个总线主模块,m个存储器,与m个存储器一一对应连接的m个存储器仲裁模块,与n个总线主模块连接的读数据处理模块,m个存储器仲裁模块中的任一存储器仲裁模块接收n个总线主模块发送的存储器访问请求;所述任一存储器仲裁模块对其接收到的存储器访问请求进行仲裁,输出仲裁结果;并对该存储器仲裁模块对应的存储器进行写操作;所述读数据处理模块接收所述m个存储器仲裁模块的仲裁结果,并根据该仲裁结果将相应的存储器的读数据输出至n个总线主模块。实现了多路总线能够访问多种类型存储器的目的。 |
申请公布号 |
CN101013407A |
申请公布日期 |
2007.08.08 |
申请号 |
CN200710063553.1 |
申请日期 |
2007.02.05 |
申请人 |
北京中星微电子有限公司 |
发明人 |
李晓强 |
分类号 |
G06F13/16(2006.01) |
主分类号 |
G06F13/16(2006.01) |
代理机构 |
北京中博世达专利商标代理有限公司 |
代理人 |
王晶 |
主权项 |
1、一种支持多总线多类型存储器的内存仲裁实现系统,包括:n个总线主模块,m个存储器,其特征在于,还包括:与m个存储器一一对应连接的m个存储器仲裁模块,以及一与所述n个总线主模块连接的读数据处理模块;其中,所述n个总线主模块中的每一个总线主模块与所述m个存储器仲裁模块中的每一个存储器仲裁模块连接;所述每一个存储器仲裁模块用于接收n个总线主模块发送的存储器访问请求,并对接收到的存储器访问请求进行仲裁,输出仲裁结果,并根据该仲裁结果对对应的存储器进行写操作;所述读数据处理模块与所述m个存储器仲裁模块连接,并与所述m个存储器连接;用于接收所述m个存储器仲裁模块输出的仲裁结果,并根据仲裁结果将该仲裁结果所指定的存储器输出的读数据,输出至该仲裁结果所指定的总线主模块;其中,m和n均为大于1的自然数。 |
地址 |
100083北京市海淀区学院路35号世宁大厦15层 |