| 主权项 |
1.一种MOS电晶体,包括: 源极和汲极区域(108,112),系形成于半导体基材(102) 中,并于该源极和汲极区域间定义通道区域(201); 闸极绝缘体(202),覆盖着该通道区域(201),其中该闸 极绝缘体(202)包括: 第一薄二氧化矽层(204),覆盖着该通道区域(201); 高k材料层(208),覆盖着该第一薄二氧化矽层(204); 第二薄二氧化矽层(206),覆盖着该高k材料层(208);以 及 掺杂质多晶矽闸极(118,218),覆盖着该闸极绝缘体( 202)。 2.如申请专利范围第1项之MOS电晶体,其中该第一和 第二薄二氧化矽层(204,206)为单层。 3.如申请专利范围第1项之MOS电晶体,其中该掺杂质 多晶矽闸极(218)包括: 介面部(218a),覆盖着该第二薄二氧化矽层(206);以及 闸极电极部(218b),覆盖着该介面部(218a),以及 其中该掺杂质多晶矽闸极之介面部(218a)的掺杂剂 浓度低于掺杂质多晶矽闸极(218)之闸极电极部(218b )的掺杂剂浓度。 4.如申请专利范围第3项之MOS电晶体,其中该掺杂质 多晶矽闸极(218)之闸极电极部(218b)的厚度(222)约为 300埃或以上且约为1000埃或以下,且其中该掺杂质 多晶矽闸极(218)之介面部(218a)的厚度(220)约为30埃 或以上且约为60埃或以下。 5.一种MOS电晶体,包括: 源极和汲极区域(108,112),系形成于半导体基材(102), 并于其间定义通道区域(201); 闸极绝缘体(402),形成于该半导体基材之表面上之 该通道区域(201),其中该闸极绝缘体(402)包括: 薄二氧化矽层(404),覆盖着该通道区域(201); 高k介电材料(406),覆盖着该薄二氧化矽层(404);以及 高k金属闸极电极(408),覆盖着该闸极绝缘体,其中 该高k金属对应于该高k介电材料。 6.如申请专利范围第5项之MOS电晶体,其中该薄二氧 化矽层(404)包括单层。 7.如申请专利范围第5项之MOS电晶体,其中: 该高k介电材料包括TiO2,而该高k金属包括Ti,或 该高k介电材料包括Ta2O5,而该高k金属包括Ta,或 该高k介电材料包括Al2O3,而该高k金属包括Al,或 该高k介电材料包括HfO2,而该高k金属包括Hf,且其中 : 该高k金属闸极电极(408)直接覆盖该高k介电材料, 藉此使两者直接接触并排除中间层。 8.一种形成MOS电晶体的方法(300),包括: 于矽基材之表面上形成第一薄二氧化矽层(304); 于该第一薄二氧化矽层之上形成高k介电层(306); 于该高k介电层上形成第二薄二氧化矽层(308); 于该第二薄二氧化矽层之上形成多晶矽层(310); 图案化该多晶矽层(312)以定义闸极电极;以及 将该闸极电极做为光罩(mask)以于该矽基材314中形 成源极和汲极区域,藉此在该闸极电极之下于该源 极和汲极区域之间定义通道区域。 9.如申请专利范围第8项之方法,其中该第一和第二 薄二氧化矽层为单层,且其中该多晶矽层310之形成 包括: 在该第二薄二氧化矽单层之上形成第一掺杂质多 晶矽层,其中该第一掺杂质多晶矽层具有第一厚度 和第一掺杂剂浓度;以及 在该第一掺杂质多晶矽层之上形成第二掺杂质多 晶矽层,其中该第二掺杂质多晶矽层具有第二厚度 和第二掺杂剂浓度,且其中该第二厚度大于该第一 厚度,且该第二掺杂剂浓度大于该第一掺杂剂浓度 。 10.一种形成MOS电晶体的方法(500),包括: 于矽基材之表面上形成二氧化矽单层(504); 在该薄二氧化矽层之上形成高k介电层(506); 在该高k介电层之上形成高k金属层(508),其中该高k 金属对应于该高k介电质; 图案化该高k金属层(510)以定义金属闸极电极;以及 将该金属闸极电极做为光罩,以于矽基材(512)中形 成源极和汲极区域,藉此在该金属闸极电极之下于 该源极和汲极区域之间定义通道区域。 图式简单说明: 第1图为一片断剖面图:显示采用传统闸极氧化物 之先前技术LDD型MOS电晶体; 第2图为一片断剖面图:显示采用高k介电型闸极绝 缘体之先前技术LDD型MOS电晶体; 第3图为一片断剖面图:显示依据本发明之一态样, 采用闸极绝缘体之LDD型MOS电晶体,闸极绝缘体降低 漏电流而实质上不对载子移动率造成冲击; 第4图为一片断剖面图:显示依据本发明之另一态 样,采用第3图所示之闸极绝缘体,并进一步并入多 闸极电极,其在绝缘体介面处具有特别设计之介面 部以进一步改善电晶体移动率; 第5图为一流程图:显示依据本发明之另一态样,形 成降低漏电流而实质上不对载子移动率造成冲击 之MOS电晶体的方法; 第6图为一片断剖面图:显示依据本发明之另一态 样,具有闸极绝缘体和降低漏电流而实质上不对载 子移动率造成冲击之金属闸极结构的LDD型MOS电晶 体;以及 第7图为一流程图:显示依据本发明之另一态样,形 成具有闸极绝缘体和降低漏电流而实质上不对载 子移动率造成冲击之金属闸极结构的MOS电晶体的 方法。 |
