| 摘要 |
本发明针对高性能积体电路提供一后护层(post-passivation)之顶层金属结构。积体电路包括半导体基底、一薄膜金属结构、一保护层及一顶层金属结构。半导体元件系形成在半导体基底内，薄膜金属结构包括细金属内连线连接到半导体元件上，且有一保护层形成于其上。保护层内之开孔可以暴露出细金属内连线之连接垫。顶层金属结构形成于保护层上，且连接到细金属内连线，此顶层金属结构包括顶层金属线路，其厚度及宽度远大于保护层下之细金属内连线。藉由顶层金属结构可以使保护层下之薄膜金属结构的多个部份连接。保护层上的顶层金属结构之电阻电容乘积值比如系远小于保护层下之薄膜金属结构之电阻电容乘积值。 |
