| 摘要 |
提供一种具三维积层构造之积体电路装置之制造方法，能确实将电气绝缘性之黏着剂配置在半导体电路层间的间隙，无需去除该间隙溢出之多余黏着剂。系将复数个埋设配线(导电性插塞)15形成于第1半导体电路层1a的内部，使其等之端部外露于第1半导体电路层1a的背面。在第2半导体电路层2的表面，形成与各插塞15对应之复数个凸块电极43a。在第2半导体电路层2的表面，以不与凸块电极43a重叠之形状，形成图案化之电气绝缘性黏着剂膜44a。之后，使第1半导体电路层1a的背面与第2半导体电路层2的表面对向且彼此接近，边使位在其间之黏着剂膜44a变形，边使各凸块电极43a的至少一部分因受压而溃散，藉此，使埋设配线15与凸块电极43a彼此形成机械连接彼此形成机械连接，且藉黏着剂膜44a而黏着两电路层1a与2。 |
