序列资料输入系统

摘要

本发明之目的在于抑制消耗电流之增加、及电源杂讯之增加，同时容易进行时脉偏斜(clock skew)防止对策；其解决手段在于具备：移位暂存器31，系将以序列传输之显示资料与时脉SCL同步移位；资料输入时脉计数器40，系用以计算时脉SCL，当该计数数目变成8、16、24时，输出对应之时脉计数信号BIT08、BIT16、BIT24；及暂存器32A、32B、32C，系按照时脉计数信号BIT08、BIT16、BIT24，使保持于移位暂存器31的资料以并行方式成批储存。