主机板及其控制方法

摘要

本发明涉及一种主机板，包含一处理单元、一芯片组、一时序比例控制信号产生模块以及一基本输出/输入系统模块。芯片组，其至少设有一锁相回路、一处理单元总线回路、及一内存模块总线回路，其中该锁相回路分别与该处理单元总线回路及该内存模块总线回路电连接，且该处理单元总线回路与该处理单元电连接；时序比例控制信号产生模块，分别电连接于该处理单元与该芯片组，其产生一时序比例控制信号，该时序比例控制信号输入至该芯片组的锁相回路中，该锁相回路依据该时序比例控制信号重新设定该处理单元总线回路的信息传输频率与该内存模块总线回路的信息传输频率的传输频率比。

主权项

1、一种主机板，其特征在于，包含：一中央处理单元；一芯片组，其至少设有一锁相回路、一中央处理单元总线回路、及一内存模块总线回路，其中该锁相回路分别与该中央处理单元总线回路及该内存模块总线回路电连接，且该中央处理单元总线回路与该中央处理单元电连接；一时序比例控制信号产生模块，分别电连接于该中央处理单元与该芯片组，其产生一时序比例控制信号，该时序比例控制信号输入至该芯片组的锁相回路中，该锁相回路依据该时序比例控制信号重新设定该中央处理单元总线回路的信息传输频率与该内存模块总线回路的信息传输频率的传输频率比；以及一基本输出/输入系统模块，其与该时序比例控制信号产生模块电连接，该基本输出/输入系统模块输出一时序比例信息至该时序比例控制信号产生模块，该时序比例控制信号产生模块依据该时序比例信息产生该时序比例控制信号。