确定时基值的电路和方法

摘要

图解实施例提供了用于提供准确的时基计数器的系统、设备和方法，该时基计数器用于伸缩微处理器的工作频率。该系统，设备和方法使用时基计数器电路结构，其中固定频率时钟从微处理器的时钟生成电路的PLL中导出，并且用于馈送外部和内部时基逻辑以及时基累加器计数器。时基累加器计数器累积来自两个核心时钟之间的时基逻辑的滴答事件。累积值在可伸缩时钟的每个时钟边沿被传送到核心时钟域，并且累加器被接着复位。由于所累积的滴答在累加器被复位之前被传送到核心时钟域，所以使用图解实施例的电路不会丢失滴答。

主权项

1.一种电路，包括：由固定频率时钟信号驱动的第一电路部分；以及连接到第一电路部分、由可伸缩频率核心时钟信号驱动的第二电路部分，其中第一电路部分基于固定频率时钟信号累积内部时基计数器或采样外部时基信号之一的滴答的和，并且基于可伸缩频率核心时钟信号向第二电路部分提供所累积的滴答的和。