| 发明名称 | 用于制造半导体器件的方法 | ||
| 摘要 | 根据本发明的一实施例的一种用于制造半导体器件的方法提供形成在器件隔离结构上的沟道区域以形成包括SOI(绝缘体上硅)沟道结构的半导体器件，藉此减少沟道区域的离子注入浓度并且改善该器件的t<SUB>WR</SUB>(写入恢复时间)及LTRAS(行地址选通的长时间)的特性。 | ||
| 申请公布号 | CN101009243A | 申请公布日期 | 2007.08.01 |
| 申请号 | CN200610077050.5 | 申请日期 | 2006.04.26 |
| 申请人 | 海力士半导体有限公司 | 发明人 | 李殷星 |
| 分类号 | H01L21/82(2006.01);H01L21/336(2006.01) | 主分类号 | H01L21/82(2006.01) |
| 代理机构 | 北京市柳沈律师事务所 | 代理人 | 陶凤波;侯宇 |
| 主权项 | 1.一种用于制造半导体器件的方法，该方法包括：(a)形成器件隔离结构，其在具有垫绝缘膜的半导体衬底上界定有源区域；(b)在该器件隔离结构之上形成图案化的掩模层，该图案化的掩模层界定露出该器件隔离结构及垫绝缘膜的开口；(c)利用该图案化的掩模层来蚀刻该露出的器件隔离结构，以形成露出该有源区域的侧壁的凹槽；(d)移除该图案化的掩模层；(e)利用该有源区域的露出的侧壁作为晶种层，以在该凹槽中形成外延层；(f)选择性地蚀刻该外延层预定厚度，以在该凹槽中形成绝缘体上硅沟道区域；(g)移除该垫绝缘膜以露出该有源区域；(h)在包括该绝缘体上硅沟道区域的露出的有源区域之上形成栅极绝缘膜；(i)在该栅极绝缘膜之上形成栅极导电层；以及(j)构图该栅极导电层，以形成栅极结构。 | ||
| 地址 | 韩国京畿道 | ||