| 主权项 |
1.一种组合式输出驱动器,应用于传输音频讯号,包 括: 一第一输出驱动器,用以根据一第一输入信号,藉 由一对信号线,输出一第一差动信号至一第一外部 输入单元;以及 一第二输出驱动器,用以根据一第二输入信号,藉 由该对信号线,输出一第二差动信号至一第二外部 输入单元,该第二输出驱动器包括: 一驱动暂存器,包括第一、第二供电端分别耦接至 一第一电压与一第一节点,用以根据该第二输入信 号,产生二控制信号; 一输出单元,耦接于第一节点与一第一电源端之间 ,用以根据该二控制信号,产生该第二差动信号;以 及 一电源供应器,耦接该第一节点,用以于该第一输 出驱动器藉由该对信号线,输出该第一差动信号至 该第一外部输入单元时,提供一第二电压以供电至 该驱动暂存器与该输出单元,其中该第二电压系高 于该第一电压。 2.如申请专利范围第1项所述之组合式输出驱动器, 其中该电源供应器,提供该第二电压以供电至该驱 动暂存器与该输出单元,以便该第二输出驱动器藉 由该对信号线,输出该第二差动信号至该第二外部 输入单元。 3.如申请专利范围第1项所述之组合式输出驱动器, 其中于一第一模式时,该第一输出驱动器系用以输 出该第一差动信号,且该第二输出驱动器系被禁能 。 4.如申请专利范围第1项所述之组合式输出驱动器, 其中于一第二模式时,该第二输出驱动器系用以输 出该第二差动信号,且该第一输出驱动器系被禁能 。 5.如申请专利范围第1项所述之组合式输出驱动器, 其中该第一输出驱动器系为一低压差动讯号驱动 器(low voltage differential signaling driver;LVDS driver)。 6.如申请专利范围第1项所述之组合式输出驱动器, 其中该第二输出驱动器系为一传输最小差分信号 驱动器(transition minimized differential signaling driver; TMDS driver)。 7.如申请专利范围第2项所述之组合式输出驱动器, 其中该第一输出驱动器包括: 一差动对,具有二输入端耦接至该第一输入信号, 以及二输出端耦接至该对信号线;以及 一第一电流源,耦接于该差动对与该第一电源端之 间。 8.如申请专利范围第2项所述之组合式输出驱动器, 其中该第二输出驱动器包括: 一第二电流源,耦接该第一节点与一第二节点之间 ; 一栓锁单元,耦接于该第二电流源与一第三节点之 间,用以根据来自该驱动暂存器之该二控制信号, 产生该第二差动信号;以及 一第三电流源,耦接于该第三节点与该第一电源端 之间。 9.如申请专利范围第8项所述之组合式输出驱动器, 其中该驱动暂存器系根据该第二输入信号、于该 第一供电端上之该第一电压与该电源供应器所提 供之电压,输出该二控制信号。 10.如申请专利范围第9项所述之组合式输出,驱动 器,其中该驱动暂存器包括一第一及一第二反相器 串列,系分别耦接于该第二信号中之一者与该栓锁 单元之间以及该第二信号中之另一者与该栓锁单 元之间,每一反相器串列系包括2N个串联连接之反 相器,且该2N个反相器中位于第一级之反相器系由 该第一电压所供电,而该2N个反相器中剩余反相器 系由系该电源供应器所供电。 11.如申请专利范围第1项所述之组合式输出驱动器 ,其中该第一输出驱动器包括: 一第一开关元件,具有一第一端耦接至该对信号线 中之一者,一第二端以及一控制端; 一第二开关元件,具有一第一端耦接至该对信号线 中之另一者,一第二端以及一控制端,其中该第一 、第二开关元件之控制端系用以接收该第一输入 信号;以及 一第一电流源,耦接于该第一第二开关元件之第二 端与该第一电源端之间。 12.如申请专利范围第11项所述之组合式输出驱动 器,其中该电源供应器,提供该第二电压以供电至 该驱动暂存器与该输出单元,以便该第二输出驱动 器藉由该对信号线,输出该第二差动信号至该第二 外部输入单元。 13.如申请专利范围第12项所述之组合式输出驱动 器,其中该第一输出驱动器系为一低压差动讯号( LVDS)传输器,且该第传输单元系为一传输最小差分 信号(TMDS)传输器,并且该第一、第二输出驱动器系 分别于一第一与一第二模式下被致能(enabled)。 14.如申请专利范围第13项所述之组合式输出驱动 器,其中该驱动暂存器系根据该第二输入信号、于 该第一供电端上之该第一电压与该电源供应器所 提供之电压,输出该二控制信号。 15.如申请专利范围第14项所述之组合式输出驱动 器,其中该驱动暂存器包括一第一及一第二反相器 串列,系分别耦接于该第二信号中之一者与该栓锁 单元之间以及该第二信号中之另一者与该栓锁单 元之间,每一反相器串列系包括2N个串联连接之反 相器,且该2N个反相器中位于第一级之反相器系由 该第一电压所供电,而该2N个反相器中剩余反相器 系由系该电源供应器所供电。 16.一种组合式输出驱动器,应用于传输音频讯号, 包括: 一第一输出驱动器,用以根据一第一输入信号,藉 由一对信号线,输出一第一差动信号至一第一外部 输入单元;以及 一第二输出驱动器,用以根据一第二输入信号,藉 由该对信号线,输出一第二差动信号至一第二外部 输入单元,该第二输出驱动器包括: 一驱动暂存器,包括第一、第二供电端分别耦接至 一第一电压与一第一节点,用以根据该第二输入信 号,产生二控制信号; 一输出单元,耦接于第一节点与一第一电源端之间 ,用以根据该二控制信号,产生该第二差动信号;以 及 一电源供应器,耦接该第一节点,用以提供一第二 电压以供电至该驱动暂存器与该输出单元,使得该 第二输出驱动器藉由该对信号线,输出该第二差动 信号至该第二外部输入单元。 17.如申请专利范围第16项所述之组合式输出驱动 器,其中该电源供应器,提供该第二电压以供电至 该驱动暂存器与该输出单元,以便该第一输出驱动 器藉由该对信号线,输出该第一差动信号至该第一 外部输入单元,且该第二电压系高于该第一电压。 18.如申请专利范围第16项所述之组合式输出驱动 器,其中于一第一模式时,该第一输出驱动器系用 以输出该第一差动信号,且该第二输出驱动器系被 禁能。 19.如申请专利范围第16项所述之组合式输出驱动 器,其中于一第二模式时,该第二输出驱动器系用 以输出该第二差动信号,且该第一输出驱动器系被 禁能。 20.如申请专利范围第16项所述之组合式输出驱动 器,其中该第一输出驱动器系为一低压差动讯号( LVDS)驱动器。 21.如申请专利范围第16项所述之组合式输出驱动 器,其中该第二输出驱动器系为一传输最小差分信 号(TMDS)驱动器。 22.如申请专利范围第17项所述之组合式输出驱动 器,其中该第一输出驱动器包括: 一差动对,具有二输入端耦接至该第一输入信号, 以及二输出端耦接至该对信号线;以及 一第一电流源,耦接于该差动对与该第一电源端之 间。 23.如申请专利范围第17项所述之组合式输出驱动 器,其中该第二输出驱动器包括: 一第二电流源,耦接该第一节点与一第二节点之间 ; 一栓锁单元,耦接于该第二电流源与一第三节点之 间,用以根据来自该驱动暂存器之该二控制信号, 产生该第二差动信号;以及 一第三电流源,耦接于该第三节点与该第一电源端 之间。 24.如申请专利范围第23项所述之组合式输出驱动 器,其中该驱动暂存器系根据该第二输入信号、于 该第一供电端上之该第一电压与该电源供应器所 提供之电压,输出该二控制信号。 25.如申请专利范围第24项所述之组合式输出驱动 器,其中该驱动暂存器包括一第一及一第二反相器 串列,系分别耦接于该一第二信号中之一者与该栓 锁单元之间以及该第二信号中之另一者与该栓锁 单元之间,每一反相器串列系包括2N个串联连接之 反相器,且该2N个反相器中位于第一级之反相器系 由该第一电压所供电,而该2N个反相器中剩余反相 器系由系该电源供应器所供电。 26.如申请专利范围第16项所述之组合式输出驱动 器,其中该第一输出驱动器包括: 一第一开关元件,具有一第一端耦接至该对信号线 中之一者,一第二端以及一控制端; 一第二开关元件,具有一第一端耦接至该对信号线 中之另一者,一第二端以及一控制端,其中该第一 、第二开关元件之控制端系用以接收该第一输入 信号;以及 一第一电流源,耦接于该第一、第二开关元件之第 二端与该第一电源端之间。 27.如申请专利范围第26项所述之组合式输出驱动 器,其中该电源供应器,提供该第一电压以供电至 该驱动暂存器与该输出单元,以便该第二输出驱动 器藉由该对信号线,输出该第二差动信号至该第二 外部输入单元。 28.如申请专利范围第27项所述之组合式输出驱动 器,其中该第一输出驱动器系为一低压差动讯号( LVDS)传输器,且该第二传输单元系为一传输最小差 分信号(TMDS)传输器,并且该第一、第二输出驱动器 系分别于一第一与一第二模式下被致能(enabled)。 29.如申请专利范围第28项所述之组合式输出驱动 器,其中该驱动暂存器系根据该第二输入信号、于 该第一供电端上之该第一电压与该电源供应器所 提供之电压,输出该二控制信号。 30.如申请专利范围第29项所述之组合式输出驱动 器,其中该驱动暂存器包括一第一及一第二反相器 串列,系分别耦接于该第二信号中之一者与该栓锁 单元之间以及该第二信号中之另一者与该栓锁单 元之间,每一反相器串列系包括2N个串联连接之反 相器,且该2N个反相器中位于第一级之反相器系由 该第一电压所供电,而该2N个反相器中剩余反相器 系由系该电源供应器所供电。 31.一种输出驱动器,应用于传输音频讯号,包括: 一驱动暂存器,包括第一、第二供电端分别耦接至 一第一电压与一第一节点,用以根据一第一输入信 号,产生二控制信号; 一输出单元,耦接于第一节点与一第一电源端之间 ,用以根据该二控制信号,藉由一对信号线,输出一 第二差动信号至一第一外部输入单元;以及 一电源供应器,耦接该第一节点,用以提供一第二 电压以供电至该驱动暂存器与该输出单元,使得该 输出单元被禁能,而停止输出该第一差动信号,其 中该第二电压系高于该第一电压。 32.如申请专利范围第31项所述之输出驱动器,其中 该第一输出驱动器系为一低压差动讯号驱动器(low voltage differential signaling driver;LVDS driver)。 33.如申请专利范围第31项所述之输出驱动器,其中 该输出驱动器包括: 一第二电流源,耦接该第一节点与一第二节点之间 ; 一栓锁单元,耦接于该第二电流源与一第三节点之 间,用以根据来自该驱动暂存器之该二控制信号, 产生该第二差动信号;以及 一第三电流源,耦接于该第三节点与该第一电源端 之间,其中当该电源供应器提供该第一电压至该输 出单元时,该输出单元会被致能而输出该第一差动 信号。 34.如申请专利范围第31项所述之输出驱动器,其中 该驱动暂存器系根据该第二输入信号、于该第一 供电端上之该第一电压与该电源供应器所提供之 电压,输出该二控制信号。 35.如申请专利范围第34项所述之输出驱动器,其中 该驱动暂存器包括一第一及一第二反相器串列,系 分别耦接于该第二信号中之一者与该栓锁单元之 间以及该第二信号中之另一者与该栓锁单元之间, 每一反相器串列系包括2N个串联连接之反相器,且 该2N个反相器中位于第一级之反相器系由该第一 电压所供电,而该2N个反相器中剩余反相器系由系 该电源供应器所供电。 图式简单说明: 第1A图系表示一传统LVDS传输器。 第1B图系表示第1A图所示之输出驱动器与接收器中 一对应之输入单元。 第2A图系表示一传统TMDS传输器。 第2B图系表示第2A图所示之输出驱动器与接收器中 一对应之输入单元。 第3A图系为本发明之可传输LVDS与TMDS信号之组合式 传输器之第一实施例。 第3B图系为本发明之可传输LVDS与TMDS信号之组合式 传输器之第二实施例。 第3C图系为本发明之可传输LVDS与TMDS信号之组合式 传输器之第三实施例。 第4图系为根据本发明实施例之一锁相回路。 第5图系为本发明之实施例之双环式压控振荡器。 第6图所示系为共用一对输出端之传统LVDS驱动器 与TMDS驱动器。 第7图中所示系为本发明之组合式输出驱动器。 第8图系表示本发明实施例之第一输出驱动器。 第9图系表示本发明实施例之第二输出驱动器。 第10图系为本发明之组合式传输器于LVDS模式时之 输出波形图。 第11图系为本发明之组合式传输器于TMDS模式时之 输出波形图。 |
