| 主权项 |
1.一种半导体元件之抬昇源极/汲极的制造方法,包 括: 在一基底上形成一闸极结构; 在该闸极结构两侧之该基底中形成一浅接面源极/ 汲极; 在该闸极结构之侧壁形成一间隙壁; 在该闸极结构与该浅接面源极/汲极上形成一矽化 锗(Sil-XGeX)抬昇层,其中形成于该源极/汲极表面上 之该矽化锗抬昇层系为一源极/汲极抬昇层;以及 进行一离子植入步骤以于该矽化锗抬昇层中掺杂 离子,且植入于该矽化锗抬昇层中之离子不会扩散 至该矽化锗抬昇层之外。 2.如申请专利范围第1项所述之半导体元件之抬昇 源极/汲极的制造方法,其中形成该矽化锗抬昇层 之方法包括一快速热制程化学气相沈积法。 3.如申请专利范围第2项所述之半导体元件之抬昇 源极/汲极的制造方法,其中该快速热制程化学气 相沈积法之一反应气体包括Si2H6/GeH4之混合气体或 SiH2Cl2/GeH4之混合气体。 4.如申请专利范围第2项所述之半导体元件之抬昇 源极/汲极的制造方法,其中进行该快速热制程化 学气相沈积法之温度系为摄氏500度,且其压力系为 1~20 Torr。 5.如申请专利范围第1项所述之半导体元件之抬昇 源极/汲极的制造方法,其中该矽化锗抬昇层之厚 度系为200埃至500埃。 6.如申请专利范围第1项所述之半导体元件之抬昇 源极/汲极的制造方法,其中更包括于该矽化锗抬 昇层上形成一金属矽化物层。 7.如申请专利范围第6项所述之半导体元件之抬昇 源极/汲极的制造方法,其中该金属矽化物层包括 一矽化钴层(CoSix)或一矽化镍层(NiSix)。 8.如申请专利范围第1项所述之半导体元件之抬昇 源极/汲极的制造方法,其中形成该浅接面源极/汲 极之一离子植入能量系为2~3 KeV。 9.一种半导体元件之抬昇源极/汲极的制造方法,包 括: 在一基底上形成一闸极结构,其中该闸极结构之顶 部系形成有一顶盖层; 在该闸极结构两侧之该基底中形成一浅接面源极/ 汲极; 在该闸极结构之侧壁形成一间隙壁;以及 在该浅接面源极/汲极上形成一矽化锗源极/汲极 抬昇层;以及 进行一离子植入步骤以于该矽化锗源极/汲极抬昇 层中掺杂离子,且植入于该矽化锗源极/汲极抬昇 层中之离子不会扩散至该矽化锗源极/汲极抬昇层 之外。 10.如申请专利范围第9项所述之半导体元件之抬昇 源极/汲极的制造方法,其中形成该矽化锗源极/汲 极抬昇层之方法包括一快速热制程化学气相沈积 法。 11.如申请专利范围第10项所述之半导体元件之抬 昇源极/汲极的制造方法,其中该快速热制程化学 气相沈积法之一反应气体包括Si2H6/GeH4之混合气体 或SiH2Cl2/GeH4之混合气体。 12.如申请专利范围第10项所述之半导体元件之抬 昇源极/汲极的制造方法,其中进行该快速热制程 化学气相沈积法之温度系为摄氏500度,且其压力系 为1~20 Torr。 13.如申请专利范围第9项所述之半导体元件之抬昇 源极/汲极的制造方法,其中该矽化锗源极/汲极抬 昇层之厚度系为200埃至500埃。 14.如申请专利范围第9项所述之半导体元件之抬昇 源极/汲极的制造方法,其中更包括于该矽化锗源 极/汲极抬昇层上形成一金属矽化物层。 15.如申请专利范围第14项所述之半导体元件之抬 昇源极/汲极的制造方法,其中该金属矽化物层包 括一矽化钴层(CoSix)或一矽化镍层(NiSix)。 16.如申请专利范围第9项所述之半导体元件之抬昇 源极/汲极的制造方法,其中形成该浅接面源极/汲 极之一离子植入能量系为2~3 KeV。 17.如申请专利范围第9项所述之半导体元件之抬昇 源极/汲极的制造方法,其中该顶盖层之材质与该 间隙壁之材质相同。 18.一种半导体元件之抬昇源极/汲极的制造方法, 包括: 在一基底上形成一闸极结构,其中该闸极结构之顶 部系形成有一顶盖层; 在该闸极结构两侧之该基底中形成一浅接面源极/ 汲极; 在该闸极结构之侧壁形成一间隙壁; 在该浅接面源极/汲极上形成一矽化锗源极/汲极 抬昇层; 进行一离子植入步骤以于该矽化锗源极/汲极抬昇 层中掺杂离子,且植入于该矽化锗源极/汲极抬昇 层中之离子不会扩散至该矽化锗源极/汲极抬昇层 之外; 移除该顶盖层,暴露出闸极结构;以及 在该闸极结构上与该矽化锗源极/汲极抬昇层上形 成一金属矽化物层。 19.如申请专利范围第18项所述之半导体元件之抬 昇源极/汲极的制造方法,其中形成该矽化锗源极/ 汲极抬昇层之方法包括一快速热制程化学气相沈 积法。 20.如申请专利范围第19项所述之半导体元件之抬 昇源极/汲极的制造方法,其中该快速热制程化学 气相沈积法之一反应气体包括Si2H6/GeH4之混合气体 或SiH2Cl2/GeH4之混合气体。 21.如申请专利范围第19项所述之半导体元件之抬 昇源极/汲极的制造方法,其中进行该快速热制程 化学气相沈积法之温度系为摄氏500度,且其压力系 为1~20 Torr。 22.如申请专利范围第18项所述之半导体元件之抬 昇源极/汲极的制造方法,其中该矽化锗源极/汲极 抬昇层之厚度系为200埃至500埃。 23.如申请专利范围第18项所述之半导体元件之抬 昇源极/汲极的制造方法,其中该金属矽化物层包 括一矽化钴层(CoSix)或一矽化镍层(NiSix)。 24.如申请专利范围第18项所述之半导体元件之抬 昇源极/汲极的制造方法,其中形成该浅接面源极/ 汲极之一离子植入能量系为2~3 KeV。 25.如申请专利范围第18项所述之半导体元件之抬 昇源极/汲极的制造方法,其中该顶盖层之材质与 该间隙壁之材质不相同。 图式简单说明: 第1A图至第1C图为习知一种半导体元件的制造流程 剖面示意图; 第2A图至第2F图为依照本发明一较佳实施例之半导 体元件之抬昇源极/汲极的制造方法之流程剖面示 意图;以及 第3A图至第3G图为依照本发明另一较佳实施例之半 导体元件之抬昇源极/汲极的制造方法之流程剖面 示意图。 |
