| 主权项 |
1.一种于非挥发性记忆体之电源启动读取(Power-up Read)过程中确保适当电压通过一熔线记忆体之熔 线元件(Fuse Cell)之方法,该熔线记忆体具有一预检 测(Pre-check)熔线元件记忆区域、一主要熔线元件 记忆区域,以及一后检测(Post-check)熔线元件记忆区 域,该方法包括: 从一第一熔线元件记忆区域读取资料以执行一预 检测动作,来判断该第一熔线元件记忆区域之该读 取资料是否符合一第一预设资料; 从该主要熔线元件记忆区域读取资料来判断该主 要熔线元件记忆区域之该读取资料是否符合一第 二预设资料;以及 从一第三熔线元件记忆区域读取资料以执行一后 检测动作,来判断该第三熔线元件记忆区域之该读 取资料是否符合一第三预设资料。 2.如申请专利范围第1项所述之方法,于执行该预检 测动作之前,更包括将该第一预设资料载入到该第 一熔线元件记忆区域之一第一位址及一第二位址 。 3.如申请专利范围第2项所述之方法,于执行该预检 测动作之前,更包括将该第二预设资料载入到该主 要熔线元件记忆区域。 4.如申请专利范围第3项所述之方法,于执行该预检 测动作之前,更包括将该第三预设资料载入到该第 三熔线元件记忆区域之一下一个位址及一最后位 址。 5.如申请专利范围第1项所述之方法,于执行该预检 测动作之前,系以产生一重新启动讯号。 6.如申请专利范围第5项所述之方法,于产生该重新 启动讯号之后,更包括致能一电源启动读取动作。 7.如申请专利范围第6项所述之方法,于该电源启动 读取动作,更包括开始该电源启动读取动作之一时 脉。 8.如申请专利范围第7项所述之方法,于执行该后检 测动作,更包括非致能该电源启动读取动作之该时 脉。 9.如申请专利范围第2项所述之方法,于该第一预设 资料包括,从该熔线记忆体之任何熔线元件读取中 ,选择一最差情况条件资料。 10.如申请专利范围第2项所述之方法,于该第一预 设资料包括:一第一字元AAAA在十六进位法为第一 熔线元件记忆区域之第一位址;以及一第二字元 5555在十六进位法为第一熔线元件记忆区域之第二 位址。 11.如申请专利范围第3项所述之方法,于该第二预 设资料包括,选择一资料设定値使用来检测该主要 熔线元件记忆区域。 12.如申请专利范围第4项所述之方法,于该第三预 设资料包括,从该熔线记忆体之任何熔线元件读取 中,选择一最差情况条件资料。 13.如申请专利范围第12项所述之方法,于该第三预 设资料包括:一第一字元AAAA16在十六进位法为第三 熔线元件记忆区域之该下一位址;以及一第二字元 555516在十六进位法为第三熔线元件记忆区域之最 后位址。 14.如申请专利范围第11项所述之方法,于该非挥发 性记忆体包括,一低电压之快闪记忆体。 15.一种非挥发性记忆体,包括: 一记忆体阵列;以及 一熔线记忆体,耦接该记忆体阵列,用以于该电源 启动读取时验证一操作电压,该熔线记忆体包括: 一第一熔线元件记忆体区域,用以储存一第一预设 资料,并于该电源启动读取时读取该第一预设资料 ,以判断所读取之资料是否和该第一预设资料相吻 合; 一主要熔线元件记忆体区域,耦接该第一熔线元件 记忆体区域,用以储存一第二预设资料,并于该电 源启动读取时读取该第二预设资料,以判断所读取 之资料是否和该第二预设资料相吻合;及 一第三熔线元件记忆体区域,耦接该主要熔线元件 记忆体区域,用以储存一第三预设资料,并于该电 源启动读取时读取该第三预设资料,以判断所读取 之资料是否和该第三预设资料相吻合。 16.如申请专利范围第15项所述之非挥发性记忆体, 其中该熔线记忆体耦接于该记忆体阵列,且该熔线 记忆体系连接于该记忆体阵列之一侧。 17.如申请专利范围第15项所述之非挥发性记忆体, 其中该熔线记忆体耦接于该记忆体阵列,但并非连 接于该记忆体阵列之一侧。 18.如申请专利范围第15项所述之非挥发性记忆体, 更包括一重置电路耦接于该熔线记忆体,系以重新 设定一暂存器,且该暂存器耦接于该重置电路。 19.如申请专利范围第18项所述之非挥发性记忆体, 更包括一计时电路耦接于该熔线记忆体给该电源 启动读取动作。 20.如申请专利范围第15项所述之非挥发性记忆体, 其中该记忆体阵列包括一低电压之快闪记忆体。 图式简单说明: 第1图绘示依照本发明第一实施例之非挥发性记忆 体在启动时读取熔线元件之简化架构图。 第2图绘示依照本发明第二较佳实施例之非挥发性 记忆体在启动时读取熔线元件之简化架构图。 第3图绘示依照本发明用以重置第一及第二实施例 非挥发性记忆体之暂存器之开机重置电路示意图 。 第4图绘示依照本发明实施例用作开机重置读取之 时脉电路示意图。 第5图绘示具有熔线元件结构之熔线记忆体方块图 。 第6图绘示依照本发明实施例之电源启动时使用熔 线记忆体之熔线元件所进行读取流程图。 第7图绘示依照本发明第一实施例之熔线元件之记 忆体结构方块图。 第8图绘示依照本发明第二实施例之熔线元件之记 忆体结构方块图。 |
