| 主权项 |
1.一种层积电容器,其系包含电容器主体,该电容器 主体具有包括层积之复数介电体层而构成之层积 构造; 上述电容器主体系构成第1及第2电容器部; 上述第1电容器部,系包含为了形成静电电容而介 以特定之上述介电体层相互对向之至少1对的第1 以及第2内部电极; 于上述第1内部电极,形成拉出至上述电容器主体 之外表面的复数第1引出部,且于上述第2内部电极, 形成拉出至上述电容器主体之外表面的复数第2引 出部; 上述第2电容器部,系包含为了形成静电电容而介 以特定之上述介电体层相互对向之至少1对的第3 以及第4内部电极; 于上述第3内部电极,形成拉出至上述电容器主体 之外表面的至少一个第3引出部,且于上述第4内部 电极,形成拉出至上述电容器主体之外表面的至少 一个之第4引出部; 上述电容器主体之外表面上,形成分别电性连接至 上述第1、第2、第3以及第4引出部之第1、第2、第3 以及第4外部端子电极; 一对上述第3以及第4内部电极相关之上述第3以及 第4引出部的对数,较一对上述第1以及第2内部电极 相关之上述第1以及第2引出部之对数为少。 2.如请求项1之层积电容器,其中各自一个的上述第 3及第4内部电极相关之上述第3及第4引出部的至少 一方的数目,少于各自一个的上述第1及第2内部电 极相关之上述第1及第2引出部之各个的数目。 3.如请求项2之层积电容器,其中上述第3以及第4内 部电极其中任一方,具有与上述第1以及第2内部电 极任一者相同之图案。 4.如请求项1之层积电容器,其中各自一个的上述第 3及第4内部电极相关之上述第3以及第4引出部各自 的数目,少于各自一个的上述第1以及第2内部电极 相关之上述第1以及第2引出部之各个的数目者。 5.一种层积电容器,其系包含电容器主体,该电容器 主体具有包括层积之复数介电体层而构成之层积 构造; 上述电容器主体系构成第1及第2电容器部; 上述第1电容器部,系包含为了形成静电电容而介 以特定之上述介电体层相互对向之至少1对的第1 以及第2内部电极; 于上述第1内部电极,形成拉出至上述电容器主体 之外表面的复数第1引出部,且于上述第2内部电极, 形成拉出至上述电容器主体之外表面的复数第2引 出部; 上述第2电容器部,系包含为了形成静电电容而介 以特定之上述介电体层相互对向之至少1对的第3 以及第4内部电极; 于上述第3内部电极,形成拉出至上述电容器主体 之外表面的至少一个第3引出部,且于上述第4内部 电极,形成拉出至上述电容器主体之外表面的至少 一个之第4引出部; 上述电容器主体之外表面上,形成分别电性连接至 上述第1、第2、第3以及第4引出部之第1、第2、第3 以及第4外部端子电极; 上述第1电容器部之共振频率,较上述第2电容器部 之共振频率高,且 由上述第2电容器部所包含之1组上述第3及第4内部 电极以及其间之上述介电体层所赋予的每一层之 等效串联电阻,高于由上述第1电容器部所包含之1 组上述第1及第2内部电极以及其间之上述介电体 层所赋予的每一层之等效串联电阻。 6.如请求项5之层积电容器,其中上述第3以及第4内 部电极其中任一方,具有与上述第1以及第2内部电 极任一者相同之图案。 7.如请求项1~6中任一项之层积电容器,其中上述第1 以及第2外部端子电极之至少一方,与上述第3以及 第4之外部端子电极之至少一方共通。 8.如请求项1~6中任一项之层积电容器,其中上述第1 以及第2外部端子电极系交互配置。 9.如请求项1~6中任一项之层积电容器,其中于上述 电容器主体,上述第1电容器部与上述第2电容器部 系以排列于层积方向上之方式配置,并且使上述第 1电容器部位于层积方向上之至少一方的端上。 10.如请求项9之层积电容器,其中于上述电容器主 体,上述第2电容器部系由两个上述第1电容器部沿 层积方向所挟而配置者。 11.一种层积电容器之安装构造,其系于特定安装面 上安装有请求项9之层积电容器之构造,其中以上 述第1电容器部位于较接近上述安装面之侧的方式 ,朝向电容器主体之状态下,安装上述层积电容器 。 图式简单说明: 图1系显示本发明之第1实施型态的层积电容器1之 外观的斜视图。 图2系显示图1所示之层积电容器1的安装状态之断 面图,关于层积电容器1,系以随着图3及图4的线II-II 的断面显示。 图3系显示,图2所示之第1电容器部11的内部构造之 平面图,而(a)系显示第1内部电极13所通过的断面,(b )系显示第2内部电极14所通过的断面。 图4系显示,图2所示之第2电容器部12的内部构造之 平面图,而(a)系显示第3内部电极15所通过的断面,(b )系显示第4内部电极16所通过的断面。 图5系显示,图1所示之层积电容器1所赋予的等价电 路模式图。 图6系显示,将图1所示之层积电容器1做为去耦电容 器所使用之MPU的电路构成。 图7(a)、(b)系显示,为说明本发明之第2实施型态的 层积电容器1a,并对应图4。 图8(a)、(b)系显示,为说明本发明之第3实施型态的 层积电容器1b,并对应图4。 图9系为说明本发明之第4实施型态的层积电容器1c ,(a)及(b)系各别对应于图3(a)及(b),(c)及(d)系各别对 应于图4(a)及(b)。 图10系为说明本发明之第5实施型态的层积电容器1 d,(a)及(b)系各别对应于图3(a)及(b),(c)及(d)系各别对 应于图4(a)及(b)。 图11(a)、(b)系显示,为说明本发明之第6实施型态的 层积电容器1e,并对应图3。 图12(a)、(b)系显示,为说明本发明之第7实施型态的 层积电容器1f,并对应图4。 图13系显示,为说明本发明之第8实施型态的层积电 容器1g之诱电层9的平面图。 图14(a)、(b)、(c)系显示,为说明本发明之第9实施型 态的层积电容器1h,并对应图3。 图15(a)、(b)、(c)系显示,为说明本发明之第10实施 型态的层积电容器1i,并对应图4。 图16(a)、(b)、(c)系显示,为说明本发明之第11实施 型态的层积电容器1j,并对应图3。 图17(a)、(b)、(c)系显示,为说明本发明之第12实施 型态的层积电容器1k,并对应图4。 图18系显示,本发明的第13实施型态之层积电容器61 的外观之斜视图。 图19系显示,图18所示之层积电容器61的第1及第2电 容器部62及63的配置状态之图解侧面图。 图20系显示,图19所示之第1电容器部62之内部构造 的介电体层72之平面图,(a)系显示第1内部电极73所 通过的断面,(b)系显示第2内部电极74所通过的断面 。 图21系显示,图19所示之第2电容器部63之内部构造 的介电体层72之平面图,(a)系显示第3内部电极75所 通过的断面,(b)系显示第4内部电极76所通过的断面 。 图22系显示,为说明本发明之第14实施型态的层积 电容器61a,并对应图19。 图23系显示,为说明本发明之第15实施型态的层积 电容器61b,并对应图19。 图24(A)-(E)系显示,为确认本发明之效果所实施之实 验例1及2所采用的第1电容器部与第2电容器部的积 层配置状态之几各图解案例图。 图25(a)、(b)系显示,于上述实验例1制作的试料11之 第1电容器部的内部电极类型之平面图。 图26(a)、(b)系显示,于上述实验例1制作的试料11之 第2电容器部的内部电极类型之平面图。 图27(1)-(14)系显示,于上述实验例1制作的试料12之 第1电容器部的内部电极类型之平面图。 图28(1)-(14)系显示,于上述实验例1制作的试料12之 第2电容器部的内部电极类型之平面图。 图29(1)-(14)系显示,于上述实验例1及实验例2所制作 的试料13及29在第2电容器部的内部电极类型之平 面图。 图30系显示,上述实验例2所制造的试21、25及29的周 波数-阻抗特性之图。 |
