| 主权项 |
1.一种相变化记忆元件之制造方法,包括有下列步 骤: 提供一第一电极; 于该第一电极上依序成长一第一绝缘层、一相变 层和一第二绝缘层; 形成贯穿该第二绝缘层之一环状贯孔,及贯穿该第 二绝缘层、该相变层和该第一绝缘层之一中心贯 孔,其中该中心贯孔系位于相对于该环状贯孔之中 心处; 于该环状贯孔中形成一第二电极以及于该中心贯 孔中形成一加热电极,其中该第二电极呈现一环形 ; 蚀刻相应于该第二电极之该环形外围以外之区域 的该第二绝缘层和该相变层,直至显露出该第一绝 缘层,以使该相变层呈现一碟盘状; 于该第一绝缘层和该第二绝缘层上成长一第三绝 缘层,以覆盖该第一绝缘层、该第二电极和该第二 绝缘层;以及 对应于该第二电极蚀刻该第三绝缘层,直至显露出 该第二电极。 2.如申请专利范围第1项所述之相变化记忆元件之 制造方法,其中于该形成贯穿该第二绝缘层之一环 状贯孔,及贯穿该第二绝缘层、该相变层和该第一 绝缘层之一中心贯孔,其中该中心贯孔系位于相对 于该环状贯孔之中心处之步骤中,该中心贯孔系利 用一光学微影技术(Optical Lithography)而形成。 3.如申请专利范围第2项所述之相变化记忆元件之 制造方法,其中该光学微影技术系为一电子束直写 微影技术(Electron Beam Direct Writing Lithography)、一先 进氟化氩微影技术(advanced ArF Lithography)、氟化氩 湿浸式微影技术(ArF Immersion Lithography)及深紫外光( Deep UV;DUV)微影技术中之一。 4.如申请专利范围第1项所述之相变化记忆元件之 制造方法,其中于该形成贯穿该第二绝缘层之一环 状贯孔,及贯穿该第二绝缘层、该相变层和该第一 绝缘层之一中心贯孔,其中该中心贯孔系位于相对 于该环状贯孔之中心处之步骤中,该环状贯孔系利 用一光学微影技术(Optical Lithography)而形成。 5.如申请专利范围第4项所述之相变化记忆元件之 制造方法,其中该光学微影技术系为一电子束直写 微影技术(Electron Beam Direct Writing Lithography)、一先 进氟化氩微影技术(advanced ArF Lithography)、氟化氩 湿浸式微影技术(ArF Immersion Lithography)及深紫外光( Deep UV;DUV)微影技术中之一。 6.如申请专利范围第1项所述之相变化记忆元件之 制造方法,其中该形成贯穿该第二绝缘层之一环状 贯孔,及贯穿该第二绝缘层、该相变层和该第一绝 缘层之一中心贯孔之步骤,包括有下列步骤: 蚀刻该第二绝缘层,直至显露出该相变层,以形成 贯穿该第二绝缘层之一环状贯孔;以及 蚀刻该第二绝缘层、该相变层和该第一绝缘层,直 至显露出该第一电极,以于相对该环状贯孔之中心 形成贯穿该第二绝缘层、该相变层和该第一绝缘 层之一中心贯孔。 7.如申请专利范围第6项所述之相变化记忆元件之 制造方法,其中该蚀刻该第二绝缘层,直至显露出 该相变层,以形成贯穿该第二绝缘层之一环状贯孔 之步骤,包括有下列步骤: 于该第二绝缘层上形成一光阻图案,其中该光阻图 案具有一环状孔洞; 以该光阻图案作为蚀刻遮罩,透过该环状孔洞蚀刻 该第二绝缘层直至该相变层介面,以形成贯穿该第 二绝缘层之该环状贯孔;以及 移除该光阻图案。 8.如申请专利范围第6项所述之相变化记忆元件之 制造方法,其中该蚀刻该第二绝缘层、该相变层和 该第一绝缘层,直至显露出该第一电极,以于相对 该环状贯孔之中心形成贯穿该第二绝缘层、该相 变层和该第一绝缘层之一中心贯孔之步骤,包括有 下列步骤: 于该第二绝缘层上形成一光阻图案,其中该光阻图 案具有一中心孔洞,该中心孔洞对应于该环状贯孔 之中心处; 以该光阻图案作为蚀刻遮罩,透过该中心孔洞蚀刻 该第二绝缘层、该相变层和该第一绝缘层直至该 第一电极介面,以形成贯穿该第二绝缘层、该相变 层和该第一绝缘层之该环状贯孔;以及 移除该光阻图案。 9.如申请专利范围第1项所述之相变化记忆元件之 制造方法,其中该形成贯穿该第二绝缘层之一环状 贯孔,及贯穿该第二绝缘层、该相变层和该第一绝 缘层之一中心贯孔,其中该中心贯孔系位于相对于 该环状贯孔之中心处之步骤,包括有下列步骤: 蚀刻该第二绝缘层、该相变层和该第一绝缘层,直 至显露出该第一电极,以形成贯穿该第二绝缘层、 该相变层和该第一绝缘层之一中心贯孔;以及 蚀刻该第二绝缘层,直至显露出该相变层,以形成 贯穿该第二绝缘层之一环状贯孔,且该环状贯孔大 致上系以该中心贯孔为中心。 10.如申请专利范围第9项所述之相变化记忆元件之 制造方法,其中该蚀刻该第二绝缘层、该相变层和 该第一绝缘层,直至显露出该第一电极,以形成贯 穿该第二绝缘层、该相变层和该第一绝缘层之一 中心贯孔之步骤,包括有下列步骤: 于该第二绝缘层上形成一光阻图案,其中该光阻图 案具有一中心孔洞; 以该光阻图案作为蚀刻遮罩,透过该中心孔洞蚀刻 该第二绝缘层、该相变层和该第一绝缘层直至该 第一电极介面,以形成贯穿该第二绝缘层、该相变 层和该第一绝缘层之该环状贯孔;以及 移除该光阻图案。 11.如申请专利范围第9项所述之相变化记忆元件之 制造方法,其中该蚀刻该第二绝缘层,直至显露出 该相变层,以形成贯穿该第二绝缘层之一环状贯孔 ,且该环状贯孔大致上系以该中心贯孔为中心之步 骤,包括有下列步骤: 于该第二绝缘层上形成一光阻图案,其中该光阻图 案具有一环状孔洞; 以该光阻图案作为蚀刻遮罩,透过该环状孔洞蚀刻 该第二绝缘层直至该相变层介面,以形成贯穿该第 二绝缘层之该环状贯孔;以及 移除该光阻图案。 12.如申请专利范围第1项所述之相变化记忆元件之 制造方法,其中在该于该环状贯孔中形成一第二电 极以及于该中心贯孔中形成一加热电极之步骤中, 该加热电极系为一棒状金属。 13.如申请专利范围第1项所述之相变化记忆元件之 制造方法,其中该于该环状贯孔中形成一第二电极 以及于该中心贯孔中形成一加热电极之步骤中,包 括有下列步骤: 于该环状贯孔和该中心贯孔内之内侧表面上分别 成长一扩散阻障层;以及 于该环状贯孔中之该扩散阻障层上形成该第二电 极和于该中心贯孔中之该扩散阻障层上形成该加 热电极。 14.如申请专利范围第1项所述之相变化记忆元件之 制造方法,其中该蚀刻相应于该第二电极之该环形 外围以外之区域的该第二绝缘层和该相变层,直至 显露出该第一绝缘层,以使该相变层呈现一碟盘状 之步骤,系利用一光学微影技术(Optical Lithography)而 达成。 15.如申请专利范围第14项所述之相变化记忆元件 之制造方法,其中该光学微影技术系为一电子束直 写微影技术(Electron Beam Direct Writing Lithography)、一 先进氟化氩微影技术(advanced ArF Lithography)、氟化 氩湿浸式微影技术(ArF Immersion Lithography)及深紫外 光(Deep UV;DUV)微影技术中之一。 16.如申请专利范围第1项所述之相变化记忆元件之 制造方法,其中该蚀刻相应于该第二电极之该环形 外围以外之区域的该第二绝缘层和该相变层,直至 显露出该第一绝缘层,以使该相变层呈现一碟盘状 之步骤,包括有下列步骤: 于该第二绝缘层上形成一光阻图案,其中该光阻图 案呈现该碟盘状,该碟盘状之直径大致上相同于该 第二电极之该环形外围直径; 以该光阻图案作为蚀刻遮罩,蚀刻未覆盖该光阻图 案之区域的该第二绝缘层和该相变层,直至该第一 绝缘层介面,以使该相变层呈现该碟盘状;以及 移除该光阻图案。 17.如申请专利范围第1项所述之相变化记忆元件之 制造方法,其中该对应于该第二电极蚀刻该第三绝 缘层,直至显露出该第二电极之步骤,包括有下列 步骤: 于该第三绝缘层上形成一光阻图案,其中该光阻图 案具有一环状孔洞,该环状孔洞的内外直径大致上 相同于该第二电极的内外直径; 以该光阻图案作为蚀刻遮罩,透过该环状孔洞蚀刻 该第三绝缘层直至该第二电极介面,以显露出该第 二电极;以及 移除该光阻图案。 18.一种相变化记忆元件之制造方法,包括有下列步 骤: 提供一第一电极; 于该第一电极上依序成长一第一绝缘层、一相变 层和一第二绝缘层; 蚀刻该第二绝缘层、该相变层和该第一绝缘层,直 至显露出该第一电极,以形成贯穿该第二绝缘层、 该相变层和该第一绝缘层之一中心贯孔; 于该中心贯孔中形成一加热电极; 蚀刻该第二绝缘层和该相变层,直至显露出该第一 绝缘层,以使该相变层呈现一碟盘状; 于该第一绝缘层和该第二绝缘层上成长一第三绝 缘层,以覆盖该第一绝缘层和该第二绝缘层; 蚀刻该第三绝缘层和该第二绝缘层,直至显露出该 相变层,以形成贯穿该第三绝缘层和该第二绝缘层 之一环状贯孔,其中该环状贯孔之中心大致上对应 于该中心贯孔,且该环状贯孔之外围直径大致上相 同于该碟盘状之直径;以及 于该环状贯孔中形成一第二电极,其中该第二电极 呈现一环形。 19.如申请专利范围第18项所述之相变化记忆元件 之制造方法,其中该蚀刻该第二绝缘层、该相变层 和该第一绝缘层,直至显露出该第一电极,以形成 贯穿该第二绝缘层、该相变层和该第一绝缘层之 一中心贯孔之步骤,系利用一光学微影技术而达成 。 20.如申请专利范围第19项所述之相变化记忆元件 之制造方法,其中该光学微影技术系为一电子束直 写微影技术、一先进氟化氩(ArF)微影技术、氟化 氩湿浸式微影技术及深紫外光(DUV)微影技术中之 一。 21.如申请专利范围第18项所述之相变化记忆元件 之制造方法,其中该蚀刻该第二绝缘层、该相变层 和该第一绝缘层,直至显露出该第一电极,以形成 贯穿该第二绝缘层、该相变层和该第一绝缘层之 一中心贯孔之步骤,包括有下列步骤: 于该第二绝缘层上形成一光阻图案,其中该光阻图 案具有一中心孔洞; 以该光阻图案作为蚀刻遮罩,透过该中心孔洞蚀刻 该第二绝缘层、该相变层和该第一绝缘层直至该 第一电极介面,以形成贯穿该第二绝缘层、该相变 层和该第一绝缘层之该环状贯孔;以及 移除该光阻图案。 22.如申请专利范围第18项所述之相变化记忆元件 之制造方法,其中在该于该中心贯孔中形成一加热 电极之步骤中,该加热电极系为一棒状金属。 23.如申请专利范围第18项所述之相变化记忆元件 之制造方法,其中该于该中心贯孔中形成一加热电 极之步骤中,包括有下列步骤: 于该中心贯孔之内侧表面上成长一扩散阻障层;以 及 于该中心贯孔中之该扩散阻障层上形成该加热电 极。 24.如申请专利范围第18项所述之相变化记忆元件 之制造方法,其中该蚀刻该第二绝缘层和该相变层 ,直至显露出该第一绝缘层,以使该相变层呈现一 碟盘状之步骤,系利用一光学微影技术而达成。 25.如申请专利范围第18项所述之相变化记忆元件 之制造方法,其中该蚀刻该第二绝缘层和该相变层 ,直至显露出该第一绝缘层,以使该相变层呈现一 碟盘状之步骤,包括有下列步骤: 于该第二绝缘层上形成一光阻图案,其中该光阻图 案系为该碟盘状,该碟盘状之中心大致上对应于该 中心贯孔; 以该光阻图案作为蚀刻遮罩,蚀刻未覆盖该光阻图 案的区域之该第二绝缘层和该相变层,直至该第一 绝缘层介面,以使该相变层呈现该碟盘状;以及 移除该光阻图案。 26.如申请专利范围第18项所述之相变化记忆元件 之制造方法,其中该蚀刻该第三绝缘层和该第二绝 缘层,直至显露出该相变层,以形成贯穿该第三绝 缘层和该第二绝缘层之一环状贯孔之步骤,系利用 一光学微影技术而达成。 27.如申请专利范围第26项所述之相变化记忆元件 之制造方法,其中该光学微影技术系为一电子束直 写微影技术、一先进氟化氩(ArF)微影技术、氟化 氩湿浸式微影技术及深紫外光(DUV)微影技术中之 一。 28.如申请专利范围第18项所述之相变化记忆元件 之制造方法,其中该蚀刻该第三绝缘层和该第二绝 缘层,直至显露出该相变层,以形成贯穿该第三绝 缘层和该第二绝缘层之一环状贯孔之步骤,包括有 下列步骤: 于该第三绝缘层上形成一光阻图案,其中该光阻图 案具有一环状孔洞,该环状孔洞之外围直径大致上 相同于该碟盘状之直径,且该环状贯孔之中心大致 上对应于该中心贯孔; 以该光阻图案作为蚀刻遮罩,透过该环状孔洞蚀刻 该第三绝缘层和该第二绝缘层直至该相变层介面, 以形成贯穿该第三绝缘层和该第二绝缘层之该环 状贯孔;以及 移除该光阻图案。 29.如申请专利范围第18项所述之相变化记忆元件 之制造方法,其中该于该环状贯孔中形成一第二电 极之步骤中,包括有下列步骤: 于该环状贯孔之内侧表面上成长一扩散阻障层;以 及 于该环状贯孔中之该扩散阻障层上形成该第二电 极。 30.一种相变化记忆元件,包括有: 一第一电极; 一第一绝缘层,位于该第一电极上; 一相变层,位于该第一绝缘层上; 一第二绝缘层,位于该相变层上,并与该相变层形 成一碟盘状; 一中心贯孔,贯穿该第一绝缘层、该相变层和该第 二绝缘层,大致上对应于该碟盘状中心; 一加热电极,位于该中心贯孔内,以对该相变层进 行焦耳加热; 一第三绝缘层,位于该第一绝缘层和该第二绝缘层 上,以覆盖该第一绝缘层、该第二电极和该第二绝 缘层; 一环状贯孔,贯穿该第三绝缘层和该第二绝缘层, 且该环状贯孔的外围大致上会与于该相变层的边 缘重叠;以及 一第二电极,呈现环状,位于该环状贯孔内。 31.如申请专利范围第30项所述之相变化记忆元件, 更包括有: 二扩散阻障层,分别位于相变层与该加热电极之间 以及该相变层与该第二电极之间。 32.如申请专利范围第30项所述之相变化记忆元件, 其中该中心贯孔和该环状贯孔系利用一光学微影 技术而形成。 33.如申请专利范围第32项所述之相变化记忆元件, 其中该光学微影技术系为一电子束直写微影技术 、一先进氟化氩(ArF)微影技术、氟化氩湿浸式微 影技术及深紫外光(DUV)微影技术中之一。 34.如申请专利范围第30项所述之相变化记忆元件, 其中该第一绝缘层之厚度系介于10nm(奈米)至5000nm( 奈米)之间。 35.如申请专利范围第30项所述之相变化记忆元件, 其中该第二绝缘层之厚度系介于10nm至5000nm之间。 36.如申请专利范围第30项所述之相变化记忆元件, 其中于该第二绝缘层上方之该第三绝缘层之厚度 系介于10nm至5000nm之间。 37.如申请专利范围第30项所述之相变化记忆元件, 其中该第一绝缘层、该第二绝缘层及该第三绝缘 层之材料包括有至少一种绝缘材料。 38.如申请专利范围第30项所述之相变化记忆元件, 其中该相变层之厚度系介于1nm至300nm之间。 39.如申请专利范围第30项所述之相变化记忆元件, 其中该相变层包括有至少一相变化材料薄膜。 40.如申请专利范围第30项所述之相变化记忆元件, 其中该加热电极系为一棒状金属。 41.如申请专利范围第30项所述之相变化记忆元件, 其中该加热电极之直径系介于1nm至5000nm之间。 图式简单说明: 第1图系为习知之相变化记忆胞的剖面图; 第2图系为另一习知之相变化记忆胞的剖面图; 第3图系为再另一习知之相变化记忆胞的剖面图; 第4图系为又另一习知之相变化记忆胞的剖面图; 第5A图系为根据本发明之第一实施例之相变化记 忆元件的剖面图; 第5B图系为根据本发明之第一实施例之相变化记 忆元件的俯视图; 第6图系为根据本发明之第二实施例之相变化记忆 元件的剖面图; 第7A~7G图系为显示根据本发明之第一实施例之相 变化记忆元件之制造方法的流程图; 第8图系为显示「第7C图」显示之结构的俯视图; 第9A、9B图系为形成「第7C图」显示之结构之一实 施例的细部流程图; 第10图系为显示「第7D图」显示之结构的俯视图; 第11A、11B图系为形成「第7D图」显示之结构之一 实施例的细部流程图; 第12A、12B图系为形成「第7F图」显示之结构之一 实施例的细部流程图; 第13A、13B图系为形成「第5A图」显示之结构之一 实施例的细部流程图; 第14A~14G图系为显示根据本发明之第二实施例之相 变化记忆元件之制造方法的流程图; 第15A~15G图系为显示根据本发明之第三实施例之相 变化记忆元件之制造方法的流程图; 第16A~16G图系为显示根据本发明之第四实施例之相 变化记忆元件之制造方法的流程图; 第17A、17B图系为形成「第16E图」显示之结构之一 实施例的细部流程图; 第18A、18B图系为形成「第16G图」显示之结构之一 实施例的细部流程图;以及 第19A~19I图系为显示根据本发明之第五实施例之相 变化记忆元件之制造方法的流程图。 |
