| 主权项 |
1.一种细间距球型栅格阵列(FBGA)半导体元件之基 底,其中,该细间距球型栅格阵列半导体元件系具 有接收一半导体晶片之一晶片侧边、于球型垫( ball pad)施加焊球(solder ball)之一焊球侧边、及一连 接通道,其中,该连接通道系实施为该晶片侧边及 该焊球侧边间之一开口,并且,该连接通道系可以 经由桥线(wire bridge)连接于该半导体晶片及该焊球 侧边之连接岛(bonding island)间,该连接通道系具有 延伸于该晶片侧边及该焊球侧边间之侧边区域,并 且,该连接通道系可以利用具有一陶器成分之一罩 体(housing part)关闭,其特征在于:一陶器成分之正面 闭锁元件系配置于该基底(2)中欲产生该罩体(14)之 区域。 2.如申请专利范围第1项所述之基底,其特征在于: 该等正面开锁元件系、沿着该连接通道(15)于该焊 球侧边(5)而以凹部(depression)(18)形式形成。 3.如申请专利范围第2项所述之基底,其特征在于: 该等凹部(18)系形成为绕着该连接通道(15)四周行 进之凹槽(groove)(18)。 4.如申请专利范围第3项所述之基底,其特征在于: 该等凹槽(18)具有一T形或鸽尾形状之剖面。 5.如申请专利范围第1项所述之基底,其特征在于: 该等正面闭锁元件系配置于该连接通道(15)。 6.如申请专利范围第5项所述之基底,其特征在于: 该连接通道(15)之该等侧边区域(16)至少部分具有 一下切(undercut),藉以使该等侧边区域(16)形成小于 90之一角度(),并且,该焊球侧边(5)系位于该下切 之区域。 7.如申请专利范围第5项所述之基底,其特征在于: 凹槽(19)系加入该等侧边区域(16)。 8.如申请专利范围第7项所述之基底,其特征在于: 该等凹槽(19)系具有一T形或鸽尾形状之剖面。 9.如申请专利范围第5项所述之基底,其特征在于: 该等侧边区域(16)系具有不平坦性(unevenness)。 10.如申请专利范围第5项所述之基底,其特征在于: 一网状物(21)系配置于该等侧边区域(16)之一侧边 及该连接通道(15)相对之一第二侧边,并且,该网状 物(21)系固定地连接至该基底(2)之各别侧边。 11.如申请专利范围第10项所述之基底,其特征在于: 该网状物(21)系延伸于该连接通道(15)之该焊球侧 边(5)上方,并且,该网状物(21)系固定地连接至该连 接通道(15)之边缘。 12.如申请专利范围第10项所述之基底,其特征在于: 该网状物(21)系从该连接通道(15)之一侧边延伸至 该连接通道(15)之一相对侧边,并且,固定地连接至 该等侧边区域(16)。 13.如申请专利范围第12项所述之基底,其特征在于: 该网路状(21)系占用该连接通道(15)于该焊球侧边(5 )及该晶片侧边(3)间之高度。 14.如申请专利范围第12项所述之基底,其特征在于: 该网状物(21)仅部分地占用该连接通道(15)于该焊 球侧边(5)及该晶片侧边(3)间之高度,并且,该网状 物(21)系配置于该晶片侧边(3)附近。 15.如申请专利范围第10至14项中任一项所述之基底 ,其特征在于:配置复数网状物(21)。 16.如申请专利范围第15项所述之基底,其特征在于: 该等网状物(21)系彼此平行地配置。 图式简单说明: 第1图系表示根据习知技术之细间距球型栅格阵列 半导体元件之剖面图; 第2图系表示根据习知技术之第1图之细部A; 第3图系表示根据本发明架构之细部A,其系具有凹 槽以绕着连接通道四周行进; 第4图系表示连接通道经由焊球侧边之示意图,其 系具有周边凹槽; 第5图系表示根据本发明之下切架构,其系对应于 细部A; 第6图系表示根据本发明之架构,其系对应于细部A, 且其中,侧壁系具有凹槽; 第7图系表示根据本发明架构之细部A,且其中,侧壁 系具有不平坦性; 第8图系表示焊球侧边之部分示意图,其中,侧壁间 系具有网状物;以及 第9图系表示连接通道沿着第8图直线IX-IX之部分剖 面图。 |
