| 主权项 |
1.一种垂直双扩散金属氧化物半导体(VDMOS)元件,包 括:形成于一第一导电类型之一磊晶层上之前述第 一导电类型的汲极区、形成于前述磊晶层上之与 前述汲极区隔离之多数个双扩散源极区,以及一重 叠于前述源极区之一部分之一上部上的闸电极;且 其中邻近前述汲极区之一源极区为一第一扩散结 构,而在所述第一扩散结构中,一第二导电类型之 一重掺杂扩散层乃是形成于前述第二导电类型之 一主体区中,而 其中其它源极区为一第二扩散结构,而在所述第二 扩散结构中,前述第一导电类型之一重掺杂扩散层 与前述第二导电类型之一重掺杂扩散层形成于前 述第二导电类型之一主体区中。 2.如申请专利范围第1项所述之垂直双扩散金属氧 化物半导体(VDMOS)元件,其中前述第一扩散结构之 前述源极区与前述第二扩散结构之前述源极区以 内连线连接。 3.如申请专利范围第1项所述之垂直双扩散金属氧 化物半导体(VDMOS)元件,其中当一静电放电(ESD)或一 电过应力(EOS)施加至前述汲极区时,前述汲极区与 前述第一扩散结构之前述源极区作为一二极体操 作,且前述汲极区与前述第二扩散结构之前述源极 区作为一双极电晶体操作。 4.如申请专利范围第3项所述之垂直双扩散金属氧 化压高于前述双极电晶体之一开启电压。 5.如申请专利范围第1项所述之垂直双扩散金属氧 化物半导体(VDMOS)元件,其中当一控制讯号施加至 前述闸电极时,一MOS电晶体之一通道乃是形成于前 述第二扩散结构之前述第二导电类型的前述主体 区内。 6.如申请专利范围第5项所述之垂直双扩散金属氧 化物半导体(VDMOS)元件,其中当前述静电放电(ESD)或 前述电过应力(EOS)施加至前述汲极区时,前述汲极 区与前述第一扩散结构之前述源极区作为一二极 体操作,且前述汲极区与前述第二扩散结构之前述 源极区作为一双极电晶体操作,且 其中前述双极电晶体之前述开启电压高于前述MOS 电晶体之一临限电压, 其中前述二极体之一反向崩溃电压高于前述双极 电晶体之前述开启电压。 7.一种垂直双扩散金属氧化物半导体(VDMOS)元件,包 括: 一形成于一基板上之一第一导电类型之磊晶层; 一形成于前述磊晶层与前述基板之一边界部分处 的前述第一导电类型的内埋扩散层; 一形成于前述磊晶层之一上部中之前述第一导电 类型的汲极区;以及 形成于前述磊晶层之前述上部中之与前述汲极区 隔离的多数个源极区, 其中前述源极区包括: 一第一源极区,其包括一第二导电类型之一第一主 体区与一形成于前述第一主体区中之前述第二导 电类型之第一重掺杂扩散层;以及 一第二源极区,其包括一第二主体区、一形成于前 述第二主体区中之前述第一导电类型之第一重掺 杂扩散层,以及前述第二导电类型之一第二重掺杂 扩散层, 其中邻近前述汲极区之前述源极区为前述第一源 极区。 8.如申请专利范围第7项所述之垂直双扩散金属氧 化物半导体(VDMOS)元件,其中前述第一源极区与前 述第二源极区以内连线彼此连接。 9.如申请专利范围第7项所述之垂直双扩散金属氧 化物半导体(VDMOS)元件,其中当一静电放电(ESD)或一 电过应力(EOS)施加至前述汲极区时,前述汲极区、 前述磊晶层与前述第一源极区乃是作为一二极体 操作。 10.如申请专利范围第7项所述之垂直双扩散金属氧 化物半导体(VDMOS)元件,其中当一ESD或一EOS施加至 前述汲极区时,前述汲极区、前述磊晶层与前述第 二源极区乃是作为一双极电晶体操作。 11.如申请专利范围第10项所述之垂直双扩散金属 氧化物半导体(VDMOS)元件,其中前述双极电晶体包 括作为一射极区之前述第一导电类型之前述重掺 杂扩散层、作为一基极区之前述第二主体区,以及 作为一集极区之前述磊晶层。 12.如申请专利范围第7项所述之垂直双扩散金属氧 化物半导体(VDMOS)元件,其中当施加一ESD或前述EOS 时,前述磊晶层与前述第一源极区乃是作为一二极 体操作,且前述磊晶层与前述源极区乃是作为一双 极电晶体操作, 其中前述双极电晶体之一开启电压低于前述二极 体之一反向崩溃电压。 13.如申请专利范围第7项所述之垂直双扩散金属氧 化物半导体(VDMOS)元件,更包括: 一形成于前述磊晶层上之闸极绝缘层;以及 一形成于前述闸极绝缘层上的闸电极,而前述闸极 绝缘层乃是与一第一主体区及一第二主体区重叠, 其中前述第一主体区位于前述第二导电类型之前 述第一重掺杂扩散层与前述磊晶层之间, 其中前述第二主体区位于前述第一导电类型之前 述重掺杂扩散层与前述磊晶层之间。 14.如申请专利范围第13项所述之垂直双扩散金属 氧化物半导体(VDMOS)元件,其中当一控制讯号施加 至前述闸电极时,一金属氧化物半导体(MOS)电晶体 之一通道形成于介于前述第一导电类型之前述重 掺杂扩散层与前述磊晶层之间的前述第二主体区 内。 15.如申请专利范围第14项所述之垂直双扩散金属 氧化物半导体(VDMOS)元件,其中当施加前述静电放 电(ESD)或前述电过应力(EOS)时,前述磊晶层与前述 第一源极区乃是作为一二极体操作,且前述磊晶层 与前述第二源极区乃是作为一双极电晶体操作, 其中前述双极电晶体之前述开启电压低于前述二 极体之前述反向崩溃电压。 16.如申请专利范围第15项所述之垂直双扩散金属 氧化物半导体(VDMOS)元件,其中前述双极电晶体包 括作为一集极区之前述磊晶层、作为一基极区之 前述第二主体区,以及作为一射极区之前述第一导 电类型之前述重掺杂扩散层。 17.如申请专利范围第15项所述之垂直双扩散金属 氧化物半导体(VDMOS)元件,其中前述MOS电晶体之一 临限电压低于前述双极电晶体之前述开启电压,而 其中前述双极电晶体之前述开启电压低于前述二 极体之前述反向崩溃电压。 图式简单说明: 图1展示一习知VDMOS元件。 图2展示根据本发明之一例示性实施例之VDMOS元件 。 图3说明根据本发明之一例示性实施例之VDMOS的操 作。 图4展示根据本发明之一例示性实施例之VDMOS。 |
