发明名称 快闪记忆体的制造方法
摘要 一种快闪记忆体的制造方法。首先,提供已形成多个堆叠结构的基底。此堆叠结构从基底开始依序为穿隧介电层、第一导体层以及罩幕层。两个相邻的堆叠结构之间具有间隙。于堆叠结构之第一侧的基底中形成源极/汲极区。再于堆叠结构的侧壁形成绝缘间隙壁。继之,于堆叠结构之间形成闸介电层,并于闸介电层上形成辅助闸极,于辅助闸极上形成顶盖层。移除罩幕层后,于第一导体层上形成导体间隙壁,以形成第二导体层。于基底上形成闸间介电层与控制闸极后,图案化第二导体层,以形成浮置闸。
申请公布号 TW200727410 申请公布日期 2007.07.16
申请号 TW095100049 申请日期 2006.01.02
申请人 力晶半导体股份有限公司 发明人 翁伟哲;小林平治
分类号 H01L21/8247(2006.01) 主分类号 H01L21/8247(2006.01)
代理机构 代理人 詹铭文;萧锡清
主权项
地址 新竹市新竹科学工业园区力行一路12号