逻辑电路

摘要

本发明系一种逻辑电路，系在一二电位准端间串联地设有一第一线路部及第二线路部，其中该第一线路部系设有依序并联之复数个闸控元件，该等闸控元件系分别接收不同输入源，而该第二线路部系设有与该等闸控元件数量相当之复数个闸道单元，各该闸道单元设有与该等闸控元件数量相当之复数个另一闸控元件，各该闸道单元之各另一闸控元件系依序地串联在一起，而各该闸道单元之各另一闸控元件分别与其中一个输入源连接，且各该闸道单元之各另一闸控元件与各该输入源连接顺序各不相同，如此，该第一线路部及第二线路部之各闸控元件相互箝制，且各闸控元件之连接路径长度皆相同，使得各该闸控元件于动作之延迟时间相同，令各该闸控元件同步处理来自各该输入源之输入讯号，进而使该逻辑电路可准确地输出讯号。