| 主权项 |
1.一种具有高密度遮罩可程式部之积体电路,包含: 一实质上非定制硬体部; 一遮罩可程式之闸阵列部;以及 介面电路,该介面电路在一测试模式中可将从实质 上非定制硬体部中之一讯源所输出之一第一讯号 供应至一第一介面胞;该介面电路在该测试模式中 亦可将在一第二介面胞上所接收之一第二讯号供 应至实质上非定制硬体部中之一目的地,该介面电 路在一正常操作模式中亦可将从该讯源所输出之 一第三讯号供应至遮罩可程式之闸阵列部,该介面 电路在该正常操作模式中亦可将从遮罩可程式之 闸阵列部所输出之一第四讯号供应至该目的地,其 中,该讯源一次只输出一单一讯号,且其中,该目的 地一次只接收一单一讯号。 2.如申请专利范围第1项之积体电路,其中,该实质 上非定制之硬体部实施一种视讯处理功能。 3.如申请专利范围第2项之积体电路,其中,调适该 介面电路,使其在测试模式中耦接至一外部场可程 式之闸阵列。 4.如申请专利范围第3项之积体电路,其中,该积体 电路为具有一封装之封装积体电路,其中使该第一 介面胞耦接至该封装之一第一端点,及其中使第二 介面胞耦至该封装之一第一端点。 5.如申请专利范围第4项之积体电路,其中,该介面 电路含一串列介面,该串列介面可用于置该介面电 路为测试模式中。 6.如申请专利范围第1项之积体电路,其中,在该测 试模式中由该实质上非定制硬体部所输出之一时 脉讯号,藉由该介面电路供应至该积体电路之一第 三介面胞上面。 7.如申请专利范围第1项之积体电路,其中,该第二 介面胞在正该常操作模式中可用于使积体电路之 外部电路耦接至该遮罩可程式之闸阵列部。 8.如申请专利范围第1项之积体电路,其中,在该正 常操作模式中,该遮罩可程式之闸阵列部之一第一 部位实施一第一功能,而该遮罩可程式之闸阵列部 之第一部位有作用地耦接至该实质上非定制硬体 部,且其中,在正常操作模式中,该遮罩可程式之闸 阵列部之一第二部位实施一第二功能,而该遮罩可 程式之闸阵列部之第二部位经由该介面电路有作 用地耦接至该积体电路之外部电路。 9.如申请专利范围第1项之积体电路,其中,该遮罩 可程式之闸阵列部可藉由定制单层之导电穿孔加 以程式化。 10.如申请专利范围第1项之积体电路,其中,该实质 上非定制硬体部包含多数功能区块,且在此至少某 些功能区块可藉由写入该积体电路之一配置暂存 器加以建置。 11.一种具有高密度遮罩可程式部之积体电路,包含 : 一实质上非定制硬体部; 一介面电路,在一测试模式期间,采用该介面电路, 将一外部场可程式闸阵列耦接至该积体电路,使得 在该测试模式期间,该场可程式闸阵列使用从该实 质上非定制硬体部中之讯源所接收之输入讯号实 施一种功能并使得该场可程式闸阵列输出输出讯 号至该实质上非定制硬体部中之目的地;以及 一遮罩可程式逻辑部,在一正常操作模式中该遮罩 可程式逻辑部系被耦接以接收来自该实质上非定 制硬体部中讯源之输入讯号,在该正常操作模式中 该遮罩可程式逻辑部系被耦接以供应输出讯号至 该实质上非定制硬体部中之目的地,其中,在该正 常操作模式期间未将该外场可程式闸阵列耦接至 该积体电路。 12.如申请专利范围第11项之积体电路,其中,该积体 电路为一种视讯显示装置之一部分,其中该实质上 非定制硬体部实施一种视讯处理功能。 13.如申请专利范围第11项之积体电路,其中,该积体 电路为一大量生产电子消费装置之一部分。 14.如申请专利范围第11项之积体电路,其中,该介面 电路包含多数介面胞,用以在该测试模式期间使讯 号从该积体电路连络至该场可程式闸阵列,且其中 ,该介面电路包含多数介面胞,用以在该测试模式 期间使讯号从该场可程式闸阵列连络至该积体电 路。 15.如申请专利范围第11项之积体电路,其中,该积体 电路包含一多工器,该多工器供应以下其中一种讯 号至该实质上非定制硬体部中之目的地:1)由该遮 罩可程式逻辑部所输出之输出讯号,或2)从该外场 可程式闸阵列所接收之输出讯号。 16.一种用于积体电路的发展方法,包含: (a)使用一外场可程式闸阵列,实施一种功能,该外 场可程式闸阵列与一积体电路一致运作,使得该外 场可程式闸阵列从该积体电路接收资讯并将资讯 输出至该积体电路;以及 (b)产生可用以将该积体电路之一遮罩可程式逻辑 部进行遮罩可程式之资讯,使得如果该遮罩可程式 逻辑部使用该资讯使其可遮罩程式化时,该遮罩可 程式逻辑部会实施该功能。 17.如申请专利范围第16项之方法,其中,该功能为一 增进功能,该方法更包含: (c)使用(b)中之资讯,藉以完成其遮罩可程式逻辑部 实施该增进功能之一种积体电路版本。 18.如申请专利范围第16项之方法,其中,该积体电路 包含一实质上非定制硬体部、该遮罩可程式逻辑 部、及一介面电路部,其中,可控制该介面电路部, 将由该外场可程式闸阵列所输出之讯号供应至该 实质上非定制硬体部中之目的地或将由遮罩可程 式逻辑部所输出之讯号供应至该实质上非定制硬 体部中之目的地。 19.如申请专利范围第16项之方法,其中,实施步骤(a) 和(b)完成一第一积体电路,使得由该第一积体电路 之遮罩可程式逻辑部实施一第一增进功能,且其中 ,实施步骤(a)和(b)完成一第二积体电路,使得由该 第二积体电路之遮罩可程式逻辑部来实施一第二 增进功能,其中,该第一和第二积体电路除当中将 其各别遮罩可程式逻辑部进行遮罩程式化之方式 外,实质上为相同。 20.如申请专利范围第19项之方法,其中,该第一及第 二积体电路每一者具一实质上非定制硬体部,该实 质上非定制硬体部实施一种与一第一制造商之电 子消费装置和与一第二制造商之电子消费装置共 通之功能,其中,该第一积体电路为该第一制造商 之一电子消费装置之一部分,且其中,该第二积体 电路为该第二制造商之一电子消费装置之一部分 。 21.一种具有高密度遮罩可程式部之积体电路,包含 : 一非定制硬体部,用以实施一第一功能之实质; 一遮罩可程式逻辑部,为可程式化,在一正常操作 模式中实施一第二功能;以及 一装置,该装置将一外场可程式之闸阵列耦接至该 积体电路,使得该外场可程式闸阵列在一测试模式 中实施该第二功能,取代该遮罩可程式逻辑部。 22.如申请专利范围第21项之积体电路,其中,该第一 功能为由一第一公司之第一电子消费装置及一第 二公司之第二电子消费装置所实施之一共同功能, 且其中,该第二功能为由该第一公司之第一电子消 费装置所实施但非由该第二公司之第二电子消费 装置所实施之一特殊功能。 图式简单说明: 第1图为根据一实施例之一方法及新颖积体电路之 简化图。 第2图为根据第1图之方法及积体电路所开发一系 统之简化方块图。 第3图为第2图积体电路之更详细方块图。实质上 非定制硬体部比遮罩可程式之闸阵列部实质上占 用更多积体电路面积。在第3图中所说明积体电路 之一特定实施例中,实质上非定制硬体部大概占用 40mm2之积体电路面积,但是遮罩可程式之闸阵列部 大概占用3mm2。 第4图至第17图说明第3图积体电路之遮罩可程式之 闸阵列部之一特定实例。 第18图系根据另一特定实例的介面电路之说明图 。 |
