| 主权项 |
1.一种影像显示装置,具备有: 第1像素电路群、第2像素电路群和第3像素电路群, 各由具有与显示亮度对应之电位之像素电极之复 数个像素电路构成;和用来传送指定之电位信号的 配线构造,其中: 该第1像素电路群,具有一第1电容量,该第1电容量 依照在该第1像素电路群邻近的该配线构造内传送 之电位信号之波形决定,并且由复数个第1像素电 路形成,其中该些第1像素电路具备有形成在该像 素电极和该配线构造之间之一第1静电电容; 该第2像素电路群,具有一第2电容量,该第2电容量 依照在该第2像素电路群邻近的该配线构造内传送 之电位信号之波形决定,并且由复数个第2像素电 路形成,其中该些第2像素电路具备有形成在该像 素电极和该配线构造之间之一第2静电电容;以及 该第3像素电路群,被配置在该第1像素电路群和该 第2像素电路群之间,由一个以上之该第1像素电路 和一个以上该第2像素电路形成,该第3像素电路群 所含之第1像素电路和该第2像素电路之个数比之 决定在于使该第1静电电容和该第2静电电容之容 量値加权平均値,与依据在该第3像素电路群邻近 之该配线构造内传送之电位信号之波形决定之各 像素电路之一预定的第3静电电容的容量値大致相 同。 2.如申请专利范围第1项中之影像显示装置,其中该 第1像素电路和该第2像素电路更具备有开关元件, 具有控制对该像素电极之电位供给与否之功能。 3.如申请专利范围第2项中之影像显示装置,该配线 构造具有作为扫描线之功能,用来控制该开关元件 之驱动状态。 4.如申请专利范围第3项中之影像显示装置,该开关 元件为薄膜电晶体。 5.如申请专利范围第1至4项中任一项之影像显示装 置,其中又具备有一第1基板,形成有该第1像素电路 和该第2像素电路;一第2基板,被配置成与该第1基 板面对,且具备有共同电极可与该像素电极之间形 成静电电容;以及一液晶层,被封入在该第1基板和 该第2基板之间。 6.一种影像显示装置,具备有: 第1像素电路群、第2像素电路群和第3像素电路群, 各由具有与显示亮度对应之电位之像素电极之复 数个像素电路构成;和用来传送指定之电位信号的 配线构造,其中: 该第1像素电路群,具有一第1电容量,并且由复数个 第1像素电路形成,其中该些第1像素电路具备有形 成在该像素电极和该配线构造之间之一第1静电电 容; 该第2像素电路群,具有一第2电容量,并且由复数个 第2像素电路形成,其中该些第2像素电路具备有形 成在该像素电极和该配线构造之间之一第2静电电 容;以及 该第3像素电路群,被配置在该第1像素电路群和该 第2像素电路群之间,由一个以上之该第1像素电路 和一个以上该第2像素电路形成,该第3像素电路群 所含之第1像素电路和该第2像素电路之个数比之 决定在于使该第1静电电容和该第2静电电容之容 量値加权平均値,与第3像素电路群之各像素电路 之一理想预定的第3静电电容的容量値大致相同。 7.如申请专利范围第6项中之影像显示装置,其中该 第1像素电路和该第2像素电路更具备有开关元件, 具有控制对该像素电极之电位供给与否之功能, 8.如申请专利范围第7项中之影像显示装置,该配线 构造具有作为扫描线之功能,用来控制该开关元件 之驱动状态。 9.如申请专利范围第8项中之影像显示装置,该开关 元件为薄膜电晶体。 10.如申请专利范围第6至9项中任一项之影像显示 装置,其中又具备有一第1基板,形成有该第1像素电 路和该第2像素电路;一第2基板,被配置成与该第1 基板面对,且具备有共同电极可与该像素电极之间 形成静电电容;以及一液晶层,被封入在该第1基板 和该第2基板之间。 11.一种影像显示装置,具备有: 第1像素电路群、第2像素电路群和第3像素电路群, 各由具有与显示亮度对应之电位之像素电极之复 数个像素电路构成;和用来传送指定之电位信号的 配线构造,其中: 该第1像素电路群,具有一第1电容量,该第1电容量 依照在该第1像素电路群邻近的该配线构造内传送 之电位信号之波形决定,并且由复数个第1像素电 路形成,其中该些第1像素电路具备有形成在该像 素电极和该配线构造之间之一第1静电电容; 该第2像素电路群,具有一第2电容量,该第2电容量 依照在该第2像素电路群邻近的该配线构造内传送 之电位信号之波形决定,并且由复数个第2像素电 路形成,其中该些第2像素电路具备有形成在该像 素电极和该配线构造之间之一第2静电电容;以及 该第3像素电路群,被配置在该第1像素电路群和该 第2像素电路群之间,由复数个该第1像素电路和复 数个该第2像素电路共同形成,其中由多个副像素 电路组成一个像素,组成同一像素之多个副像素电 路只由该第1像素电路或该第2像素电路形成。 12.如申请专利范围第11项之影像显示装置,该第3像 素电路群所含之第1像素电路和该第2像素电路之 个数比之决定在于使该第1静电电容和该第2静电 电容之容量値加权平均値,与第3像素电路群之各 像素电路之一理想预定的第3静电电容的容量値大 致相同。 13.如申请专利范围第12项之影像显示装置,该理想 预定的第3静电电容的容量値为依据在该第3像素 电路群邻近之该配线构造内传送之电位信号之波 形来决定。 14.如申请专利范围第11至13项中任一项之影像显示 装置,该多个副像素电路系对应于R、G、B三色的显 示。 15.如申请专利范围第12及13项中任一项之影像显示 装置,其中该第1像素电路和该第2像素电路更具备 有一由薄膜电晶体形成之开关元件,具有控制对该 像素电极之电位供给之功能;并且该配线构造具有 作为扫描线之功能,用来控制该开关元件之驱动状 态。 16.如申请专利范围第15项中之影像显示装置,其中 又具备一第1基板,形成有该第1像素电路和该第2像 素电路;一第2基板,被配置成与该第1基板面对,且 具备有共同电极可与该像素电极之间形成静电电 容;以及一液晶层,被封入在该第1基板和该第2基板 之间。 图式简单说明: 第1图是分解斜视图,用来表示实施例1之影像显示 装置之全体构造。 第2图是电路图,用来表示像素电路和像素电路周 边之配线构造。 第3图是剖面图,用来表示形成开关元件之薄膜电 晶体之构造。 第4图是概略图形,用来表示用以消除由于通过扫 描线之电压信号波形变形所引起之像素电极之电 位变动差所需要之适当理想静电电容Cgs之値,和离 开扫描线驱动电路之距离之相关性。 第5图是概略图,用来表示实施例1之像素电路分布 之一实例。 第6图是概略图,用来表示实施例1之变化例1。 第7图是概略图,用来表示实施例1之变化例2。 第8图是概略图,用来表示实施例2之影像显示装置 之像素电路分布。 第9-1图概略的表示在实施例2之影像显示装置中, 只使与R对应之像素电路进行色显示之状态。 第9-2图概略的表示在实施例2之影像显示装置中, 只使与G对应之像素电路进行色显示之状态。 第10图是电路图,用来表示先前技术之影像显示装 置所具备之像素电路之构造。 |
