发明名称 覆写记忆体装置内资料的方法
摘要 本发明所记载的数个较佳实施例系提供一记忆体装置及其配合使用方法。在其一较佳实施例中,揭示一种方法,其使用一档案系统以动态地因应在第一与第二只写一次记忆体装置内一经指示的最少数的记忆储存格的变化。在另一较佳实施例中,描述一种在一记忆体装置内覆写资料的方法,使一破坏模式被写入后,一侦错码会被忽略。在再一较佳实施例中,揭示一种方法,其中当一记忆体的区块已被分配给在将被储存于一记忆体装置内的一档案后,在那区块的可用列数则会被决定。另一较佳实施例有关于在一记忆体装置内预留至少一记忆体储存格给档案结构或档案系统结构。本发明亦提供一种记忆体装置,其中至少两个档案系统的档案系统结构皆被存在相同的记忆体分割区。此外,该等方法皆揭露永久地防止储存在一记忆体装置内的资料被修改,及供以辨识储存资料的记忆储存格。
申请公布号 TWI283858 申请公布日期 2007.07.11
申请号 TW095131397 申请日期 2001.09.14
申请人 矩阵半导体股份有限公司 发明人 玛希;摩理;伯朗;李;强生
分类号 G11B20/18(2006.01);G11B27/19(2006.01);G06F12/02(2006.01) 主分类号 G11B20/18(2006.01)
代理机构 代理人 恽轶群 台北市松山区南京东路3段248号7楼;陈文郎 台北市松山区南京东路3段248号7楼
主权项 1.一种覆写记忆体装置内资料的方法,该记忆体装 置包括有第一与第二组记忆体储存格,该方法包括 下列步骤: (a)储存资料至一记忆体装置的第一组记忆体储存 格; (b)储存一侦错码至该记忆体装置的第二组记忆体 储存格,该侦错码代表被储存在该第一组记忆体储 存格的资料; (c)将一破坏模式写进至少某些第一组记忆体储存 格,其中当该破坏模式被写入后,该侦错码不再代 表被储存在该第一组记忆体储存格内的资料;及 (d)忽略该侦错码。 2.如申请专利范围第1项之方法,其中步骤(d)包括使 被储存在该第一组记忆体储存格内的资料失去与 该侦错码比对的能力。 3.如申请专利范围第1项之方法,更包括比对被储存 在该第一组记忆体储存格内的该资料与该侦错码, 且侦测到该侦错码不代表被储存在该第一组记忆 体储存格内的资料,及其中步骤(d)包括忽略该侦测 。 4.如申请专利范围第3项之方法,其中当该资料被读 取时,被储存在该第一组记忆体储存格内的资料会 被与该侦错码比对。 5.如申请专利范围第3项之方法,其中当该破坏模式 被写进至少某些第一组记忆体储存格时,被储存在 该第一组记忆体储存格内的该资料会被与该侦错 码比对。 6.如申请专利范围第1项之方法,更包括储存该破坏 模式被写进至少某些第一组记忆体储存格之一指 示,及其中,在步骤(d)中该侦错码被忽略系因应该 指示确定已被储存。 7.如申请专利范围第6项之方法,其中该指示包括一 标示在一档案报表的旗标位元。 8.如申请专利范围第6项之方法,其中该指示包括一 储存在一表格的项目。 9.如申请专利范围第1项之方法,更包括识别该破坏 模式被写进该等第一组记忆体储存格,及其中,在 步骤(d)中该侦错码被忽略系因应该识别。 10.如申请专利范围第1项之方法,其中该侦错码包 括一错误检查及更正(ECC)码。 11.如申请专利范围第1项之方法,其中该记忆体装 置被逻辑地组成数列,及其中,一列包括有第一与 第二组记忆体储存格。 12.如申请专利范围第1项之方法,其中该等第一组 记忆体储存格包括在一写入操作期间能被写进的 最少数量的记忆体储存格。 13.如申请专利范围第1项之方法,其中该记忆体装 置包括一种只写一次记忆体装置。 14.如申请专利范围第1项之方法,其中该记忆体装 置包括一种三维的只写一次记忆体装置。 图式简单说明: 第1图为一种资料储存系统及记忆体装置之一较佳 实施例方块图。 第2图为一种记忆体阵列之一较佳实施例示意图, 逻辑地被组成列、区块及分割区。 第3图为一种资料储存系统及第一与第二记忆体装 置之一较佳实施例方块图。 第4a图、第4b图及第4c图为一种只写一次记忆体装 置的数个记忆体储存格之一较佳实施例结构图。 第5图为一种资料储存系统及记忆体装置之另一较 佳实施例方块图。 第6图为一种记忆体阵列之一较佳实施例示意图, 其中一记忆体区块的部份被一第一档案填满及该 区块的其余部份则被一第二档案填满。 第7a图、第7b图及第7c图为一档案的档案结构如何 被保留在一记忆体装置之一较佳实施例示意图。 第8a图及第8b图为一分割区的档案系统结构如何被 保留在一记忆体装置之一较佳实施例示意图。 第9a图及第9b图为一种记忆体装置之一较佳实施例 示意图,其中两个档案系统的档案系统结构被储存 在一单独的记忆体分割区内。 第10a图、第10b图及第10c图为一种辨识储存资料的 记忆体储存格的方法中数个记忆体储存格之一较 佳实施例示意图。 第11图为一种记忆体装置之一较佳实施例示意图, 具有嵌入式错误检查及更正(ECC)编码线路。
地址 美国