高速时钟分配传输线网络

摘要

本发明在于时钟分配方法，和VLSI电路包括时钟分配网络。在本发明的方法中，制作传输线的布线图案(18)，以便连接时钟树，和将周期性波形时钟脉冲，最好，正弦波形用于控制时钟偏移，甚至在延伸到千兆赫量级的频率上。在本发明的示范性实施例中，覆盖层包括连接时钟分配树(16)中的各驱动器的差分传输线对。在本发明的示范性实施例中，H形树时钟分配电路(16)被螺旋形传输线(18)覆盖，每条传输线通过差分导线实现和利用正弦驻波驱动，以便将全局时钟信号分配到芯片的各就地区域。每条传输线(18)连接H形树中处在H形树的同一层上的驱动器(20)。在根据本发明实施例的VLSI芯片中，传输线覆盖层将正弦时钟信号传送到就地转换成数字时钟信号的就地区域。因此，本发明提出了无源时钟分配技术。

主权项

1.一种VLSI时钟分配电路，包含：含有多个层的时钟分配树(16)，每个层中的多个驱动器具有离时钟分配树的中心基本相同的距离；和至少一组差分传输线(18)，该组差分传输线连接时钟分配树的共同层中的各驱动器，驱动器之间的差分传输线的长度是所述时钟分配树分配的时钟信号的波长的整数倍。