将显示像素时钟锁定到输入帧率

摘要

为了将输出帧率匹配到输入帧率，生成了频率被锁定到基准时钟信号的频率的显示时钟信号。为了生成该显示时钟信号，使用基准时钟信号测量输入垂直同步信号的周期。随后，将输出帧中的像素的个数除以所测量得到的周期。小数分频锁相环(fractional－N phase－locked loop)电路适于将相除的余数乘以基准时钟信号的频率，以生成显示时钟信号。显示时钟信号还被锁定到基准时钟信号。

主权项

1.一种集成电路，包括：第一模块，被配置成使用基准时钟信号确定输入时钟信号的周期；第二模块，被配置成接收所述确定的周期并生成乘数信号，所述乘数信号载有乘数值；以及第三模块，被配置成将所述基准时钟信号的频率乘以所述乘数信号，以生成输出时钟信号，所述第三模块还被配置成将所述输出时钟信号锁定到所述基准时钟信号。