| 发明名称 | 半导体组件内层介电层与半导体组件及其制造方法 | ||
| 摘要 | 本发明是提供多层内联机内层介电层的结构与制造方法，以及包括内层介电层的半导体组件。该内层介电层包括第一低介电常数材料层及形成于该第一低介电常数材料上的第二低介电常数材料。该第二低介电常数材料层至少较第一低介电常数材料层具有一不同的材料特征。而第三低介电常数材料层又至少较第二低介电常数材料层具有一不同的材料特征。其中，第一、第二以及第三低介电常数材料层较佳为相同材料所构成，并利用连续在一或数个具有不同沉积条件的沉积室中沉积，其中可调整或改变的沉积条件包括：气体流速、电源功率或气体种类。 | ||
| 申请公布号 | CN1324678C | 申请公布日期 | 2007.07.04 |
| 申请号 | CN200410090379.6 | 申请日期 | 2004.11.12 |
| 申请人 | 台湾积体电路制造股份有限公司 | 发明人 | 黄泰钧;姚志翔;林义雄;包天一;陈笔聪;卢永诚 |
| 分类号 | H01L21/768(2006.01);H01L21/31(2006.01);H01L23/52(2006.01) | 主分类号 | H01L21/768(2006.01) |
| 代理机构 | 北京三友知识产权代理有限公司 | 代理人 | 王一斌 |
| 主权项 | 权利要求书1.一种制造半导体组件的方法，包括：提供一基底，该基底上具有一组件区域；形成一第一蚀刻停止层于该基底上；形成一第一内层介电层于该第一蚀刻停止层上；以及再该第一内层介电层与该第一蚀刻停止层中形成至少一第一导电区域以电性连接该基底上的该组件区域，其中，形成该第一内层介电层包括：形成一第一低介电常数材料层于该第一蚀刻停止层上；形成一第二低介电常数材料层于该第一低介电常数材料层上，该第二低介电常数材料层具有至少一与该第一低介电常数材料层不同的材料特征；以及形成一第三低介电常数材料层于该第二低介电常数材料层上，该第三低介电常数材料层具有至少一与该第二低介电常数材料层不同的材料特征，其中该第一、第二、第三低介电常数材料层为相同材料。 | ||
| 地址 | 台湾省新竹科学工业园区 | ||