| 摘要 |
于包含DRAM等半导体记忆体的半导体装置中，实现动作余裕度之扩大或消费电力之减少。例如具备：使由感测放大器列SAA读出至局部输出入线LIO的信号，于副放大器SAMP被放大，传送至主输出入线MIO的列系电路。于各副放大器SAMP，设置例如对应于读出起动信号RD1、2可设定2种类电流的电流控制电路IC。读出起动信号RD1、2，系藉由时序控制电路之控制，在和突爆(burst)读出动作之周期数对应之时序被产生。于区块活化后之突爆读出动作周期中，藉由RD1设定电流控制电路IC之电流成为较大，于后续之读出周期中，藉由RD2设定电流控制电路IC之电流成为较小。 |
