发明名称 用于包含系统记忆体及编码解码器之电脑计算装置的控制器中的方法、电脑运算系统、控制器及包含多个指令的机器可读媒体
摘要 本发明揭露机器可读媒体、方法、以及装置,其用以在一编码解码器以及系统记忆体的一缓冲器之间将资料串流化,并且把指出该缓冲器中一目前位置的一数值维持在系统记忆体中。在某些实施例中,一音讯控制器将在具有宽松定序规则的一等时通道上把该资料串流化到该系统记忆体的该缓冲器中,并且在该等时通道上透过一项写入动作来对该系统记忆体更新代表目前位置的该数值。
申请公布号 TWI283350 申请公布日期 2007.07.01
申请号 TW093135412 申请日期 2004.11.18
申请人 英特尔公司 发明人 波津 索哈;夏特兰德 伯瑞特;杭特 小亚瑟
分类号 G06F13/16(2006.01) 主分类号 G06F13/16(2006.01)
代理机构 代理人 恽轶群 台北市松山区南京东路3段248号7楼;陈文郎 台北市松山区南京东路3段248号7楼
主权项 1.一种用于包含系统记忆体及编码解码器之电脑 计算装置的控制器中的方法,该方法包含下列步骤 : 透过该控制器的一第一介面从该系统记忆体的一 缓冲器读取资料; 透过该控制器的一第二介面传输该资料到该编码 解码器; 追踪该缓冲器中已为该控制器读取该资料的一位 置;以及 透过该第一介面写入一数値到该系统记忆体以指 出该缓冲器中的该位置。 2.如申请专利范围第1项之方法,其中该读取动作包 含透过该第一介面等时地接收该资料。 3.如申请专利范围第1项之方法,其另包含追踪透过 该第二介面传输该资料到该编码解码器的进展。 4.如申请专利范围第1项之方法,其中从该缓冲器读 取该资料的动作包含依据界定该缓冲器的一缓冲 器描述符清单来读取该资料。 5.如申请专利范围第4项之方法,其中从该缓冲器读 取该资料的动作另包含响应于到达该缓冲器之一 末端而返回该缓冲器之一开端的动作。 6.如申请专利范围第1项之方法,其另包含在写入该 数値到该系统记忆体之前,根据透过该第二介面所 传输的该资料来进行判定以更新该系统记忆体中 的该数値。 7.一种用于包含系统记忆体及编码解码器之电脑 计算装置的控制器中的方法,该方法包含下列步骤 : 透过该控制器的一第一介面从该编码解码器接收 资料; 透过该控制器的一第二介面写入该资料到该系统 记忆体的一缓冲器; 追踪该缓冲器中已为该控制器读取该资料的一位 置;以及 透过该第二介面写入一数値到该系统记忆体以指 出该缓冲器中的该位置。 8.如申请专利范围第7项之方法,其中写入该资料到 该缓冲器的动作包含透过该第二介面等时地对该 缓冲器传送该资料。 9.如申请专利范围第7项之方法,其另包含追踪透过 该第一介面从该编码解码器接收该资料的进展。 10.如申请专利范围第7项之方法,其中写入该资料 到该缓冲器的动作包含依据界定该缓冲器的一缓 冲器描述符清单来写入该资料。 11.如申请专利范围第10项之方法,其中写入该资料 到该缓冲器的动作另包含响应于到达该缓冲器之 一末端而返回该缓冲器之一开端的动作。 12.如申请专利范围第7项之方法,其另包含在写入 该数値到该系统记忆体之前,根据透过该第一介面 所接收到的该资料来进行判定以更新该系统记忆 体中的该数値。 13.一种电脑运算系统,其包含: 一处理器; 包含一缓冲器以及一缓冲器位置的一系统记忆体; 透过一第一滙流排耦合到该系统记忆体的一音讯 控制器;以及 透过一第二滙流排耦合到该音讯控制器的一编码 解码器,其中: 该音讯控制器透过该第一滙流排以及该第二滙流 排而在该缓冲器以及该编码解码器之间传输资料, 并且透过该第一滙流排来更新该缓冲器位置,以指 出与在该缓冲器以及该编码解码器之间进行传输 之该音讯控制器相关联之该缓冲器中的一位置。 14.如申请专利范围第13项之系统,其中该音讯控制 器透过一等时通道而在该第一滙流排上传输该资 料,并且透过该等时通道来更新该缓冲器位置。 15.如申请专利范围第13项之系统,其中该音讯控制 器在该第一滙流排的一链路上传输该资料,并且根 据在该链路上传输的该资料来更新该音讯控制器 的一链路位置计数器。 16.如申请专利范围第13项之系统,其中该系统记忆 体另包含界定该缓冲器的一缓冲器描述符清单,且 该音讯控制器系根据该缓冲器描述符清单来传输 该资料。 17.如申请专利范围第13项之系统,其中该音讯控制 器透过该第一滙流排等时地从该缓冲器读取该资 料,并且透过该第二滙流排传输该资料到该编码解 码器。 18.如申请专利范围第13项之系统,其中该音讯控制 器透过该第二滙流排从该编码解码器接收该资料, 并且透过该第一滙流排等时地写入该资料到该缓 冲器。 19.一种控制器,其包含: 一第一直接记忆体存取控制器,用以透过连接至一 系统记忆体的一第一介面以及连接至一编码解码 器的一第二介面在该系统记忆体以及该编码解码 器之间传输资料;以及 缓冲器控制器中的一位置,用以透过该第一介面来 更新该系统记忆体中的一位置値以指出该直接记 忆体存取控制器在该缓冲器中的一位置。 20.如申请专利范围第19项之控制器,其另包含进行 下列动作的一第二直接记忆体存取控制器: 从该系统记忆体读取界定该系统记忆体中之一缓 冲器的一缓冲器描述符清单;以及 组构该第一直接记忆体存取控制器,以根据该缓冲 器描述符清单在该缓冲器以及该编码解码器之间 传输该资料。 21.如申请专利范围第19项之控制器,其另包含一链 路计数器,用以维持指出该第一直接记忆体存取控 制器在该第二介面上传输该资料之进展的一个计 数値。 22.如申请专利范围第19项之控制器,其另包含一缓 冲器位置计数器,用以维持指出该第一直接记忆体 存取控制器在该第二介面上传输该资料之进展的 一个计数値。 23.如申请专利范围第19项之控制器,其中该第一直 接记忆体存取控制器等时地写入该资料到该缓冲 器。 24.如申请专利范围第19项之控制器,其中该第一直 接记忆体存取控制器等时地从该缓冲器读取该资 料。 25.一种包含多个指令的机器可读媒体,而该等指令 受执行时将使一电脑计算装置进行下列动作: 组构一音讯控制器以在该电脑计算装置之一系统 记忆体内的一缓冲器以及该电脑计算装置之一编 码解码器之间将资料串流化; 组构该音讯控制器以根据该缓冲器以及该编码解 码器之间资料传输的进展来更新该系统记忆体中 的一缓冲器位置;以及 从该系统记忆体读取该缓冲器位置,以判定该音讯 控制器在该缓冲器以及该音讯控制器之间串流化 该资料的进展。 26.如申请专利范围第25项之机器可读媒体,其中该 等指令受执行时将另使该电脑计算装置进行下列 动作:从该音讯控制器读取一链路位置,以判定该 音讯控制器在该编码解码器以及该音讯控制器之 间串流化该资料的进展。 27.如申请专利范围第25项之机器可读媒体,其中该 等指令受执行时将另使该电脑计算装置进行下列 动作: 分配该系统记忆体中之该缓冲器,并且把一缓冲器 描述符清单储存在该系统记忆体中;以及 组构该音讯控制器以根据该缓冲器描述符清单来 传输该资料。 28.如申请专利范围第25项之机器可读媒体,其中该 等指令受执行时将另使该电脑计算装置进行下列 动作: 分配该系统记忆体中缓冲器结构的一位置分配;以 及 组构以利用该缓冲器位置来更新缓冲器结构中的 该位置。 图式简单说明: 第1图展示出一种具有音讯控制器之电脑计算装置 的实施例。 第2图展示出一种有关一系统记忆体之缓冲器以及 缓冲器描述符清单之音讯控制器的实施例。 第3图展示出一种用以在系统记忆体之一缓冲器以 及一编码解码器之间传输资料的方法实施例。
地址 美国
您可能感兴趣的专利