| 主权项 |
1.一种用于形成双载子接合电晶体的方法,前述方 法包含: 在包含一元件隔离层的一基板中形成一用于形成 一集极区域的一第二导电类型之第一阱,其中前述 基板包含一第一导电类型; 在前述第二导电类型之第一阱内形成一用于前述 第二导电类型之一金属氧化物半导体电晶体的前 述第一导电类型之一第二阱,其中前述第一导电类 型之第二阱比前述元件隔离层深; 在前述第二导电类型之第一阱内形成一用于一基 极区域的前述第一导电类型之浅第三阱,其中前述 第一导电类型之浅第三阱比前述元件隔离层浅;以 及 藉由执行一用于形成前述第二导电类型之金属氧 化物半导体电晶体的源极/汲极区域的离子植入制 程,同时在前述第一导电类型之浅第三阱内形成一 射极区域且在前述第二导电类型之第一阱内形成 一集极接点。 2.如申请专利范围第1项所述之用于形成双载子接 合电晶体的方法,其中前述第一导电类型之前述浅 第三阱藉由能级范围约20 KeV至约30 KeV植入约21013 cm-2至约51013cm-2的硼来形成。 3.如申请专利范围第1项所述之用于形成双载子接 合电晶体的方法,其中前述第二导电类型之前述第 一阱藉由能级范围约600 KeV至约1,200 KeV植入约41012 cm-2至约41013cm-2的磷来形成。 4.如申请专利范围第1项所述之用于形成双载子接 合电晶体的方法,其中前述射极区域藉由能级范围 约40 KeV至约50 KeV植入约51015cm-2至81015cm-2的砷来 形成。 5.如申请专利范围第1项所述之用于形成双载子接 合电晶体的方法,更包含在前述第二导电类型之前 述第一阱内形成前述第二导电类型的一第四阱,其 中: 前述第二导电类型之第四阱形成比前述第一导电 类型之浅第三阱深;以及 前述集极接点形成于前述第二导电类型之第四阱 中。 6.如申请专利范围第5项所述之用于形成双载子接 合电晶体的方法,其中在形成前述第二导电类型之 第四阱时,在安置于前述第二导电类型之第一阱外 部的前述基板的一部分中,同时形成比前述元件隔 离层深的前述第二导电类型的一用于前述第二导 电类型之一金属氧化物半导体电晶体的第五阱。 7.如申请专利范围第6项所述之用于形成双载子接 合电晶体的方法,其中藉由执行一用于形成前述第 二导电类型之一金属氧化物半导体电晶体之源极/ 汲极区域的离子植入制程,在前述第一导电类型之 浅第三阱中形成与前述射极区域电性隔离的一基 极接点。 8.如申请专利范围第6项所述之用于形成双载子接 合电晶体的方法,其中前述第一导电类型之前述浅 第三阱具有比前述第一导电类型之第二阱更低的 掺杂水平。 9.如申请专利范围第6项所述之用于形成双载子接 合电晶体的方法,其中前述基极接点与前述集极接 点藉由前述元件隔离层彼此隔离。 10.如申请专利范围第6项所述之用于形成双载子接 合电晶体的方法,更包含: 在介于前述射极区域与前述基极接点之间的前述 基极区域之一部分上形成一抗矽化物形成层;以及 在前述集极接点、前述基极接点以及前述射极区 域上形成一矽化物层。 11.一种用于形成双载子接合电晶体的方法,包含: 在包含一元件隔离层之一第一导电类型之一基板 中形成一第二导电类型之一集极区域; 藉由执行一离子植入制程形成一第一导电类型之 基极区域,前述离子植入制程与前述第一导电类型 之一用于形成前述第二导电类型之一金属氧化物 半导体电晶体的阱的制程分开;以及 藉由执行一用于形成前述第二导电类型之金属氧 化物半导体电晶体之源极/汲极区域的离子植入制 程,形成一第二导电类型的一射极区域。 12.如申请专利范围第11项所述之用于形成双载子 接合电晶体的方法,其中前述基极区域比前述元件 隔离层浅。 13.如申请专利范围第11项所述之用于形成双载子 接合电晶体的方法,其中前述基极区域藉由能级范 围约20 KeV至约30 KeV植入约21013cm-2至约51013cm-2的 硼来形成。 14.如申请专利范围第11项所述之用于形成双载子 接合电晶体的方法,其中前述集极区域藉由能级范 围约600 KeV至约1,200 KeV植入约41012cm-2至约41013cm-2 的磷来形成。 15.如申请专利范围第11项所述之用于形成双载子 接合电晶体的方法,其中前述射极区域藉由能级范 围约40 KeV至约50 KeV植入约51015cm-2至约81015cm-2的 砷来形成。 16.如申请专利范围第11项所述之用于形成双载子 接合电晶体的方法,更包含藉由执行一用于形成一 第一导电类型的一金属氧化物半导体电晶体之离 子植入制程,来形成一基极接点在与前述射极区域 分开的前述基极区域中。 17.如申请专利范围第11项所述之用于形成双载子 接合电晶体的方法,更包含藉由执行一用于形成一 第一导电类型的一金属氧化物半导体电晶体之阱 形成制程,来形成前述第二导电类型的一缓冲器区 域在前述集极区域中。 18.如申请专利范围第11项所述之用于形成双载子 接合电晶体的方法,更包含藉由执行一用于形成前 述第二导电类型之一金属氧化物半导体电晶体之 前述源极/汲极区域的离子植入制程,在前述集极 区域中形成一集极接点。 19.如申请专利范围第11项所述之用于形成双载子 接合电晶体的方法,更包含: 藉由执行一用于形成一第一导电类型之一金属氧 化物半导体电晶体之一源极/汲极区域的离子植入 制程,来形成一基极接点在与前述射极区域分开的 前述基极区域中;以及 藉由执行用于形成前述第二导电类型之前述金属 氧化物半导体电晶体之前述源极/汲极区域的前述 离子植入制程,在前述集极区域中形成一集极接点 ,其中前述元件隔离层将前述多个基极接点与前述 多个集极接点彼此隔离开。 20.如申请专利范围第11项所述之用于形成双载子 接合电晶体的方法,其中前述基极区域形成比前述 第一导电类型之阱浅,且具有比前述第一导电类型 之阱更低的掺杂水平。 21.如申请专利范围第8项所述之用于形成双载子接 合电晶体的方法,更包含: 在介于前述射极区域与前述基极接点之间的前述 基极区域之一部分上形成一抗矽化物形成层;以及 在前述集极接点、前述基极接点以及前述射极区 域上形成一矽化物层。 22.如申请专利范围第19项所述之用于形成双载子 接合电晶体的方法,更包含: 在介于前述射极区域与前述基极接点之间的前述 基极区域之一部分上形成一抗矽化物形成层;以及 在前述集极接点、前述基极接点以及前述射极区 域上形成一矽化物层。 23.一种用于制造半导体元件的方法,前述方法包含 : 在一第一导电类型之一基板中形成一用于形成一 双载子接合电晶体之一集极区域的一第二导电类 型之第一阱,其中前述第一导电类型之前述基板包 含一元件隔离层; 在前述第二导电类型之前述第一阱内形成前述第 二导电类型之一第二阱,其中前述第二阱充当一用 于前述集极区域之缓冲器; 在前述基板中形成用于形成前述第一导电类型之 一金属氧化物半导体(MOS)电晶体的前述第二导电 类型之一第三阱,且安置于前述第二导电类型之前 述第一阱外部; 在前述第二导电类型之前述第一阱内形成用于形 成前述第二导电类型之一金属氧化矽电晶体的前 述第一导电类型之一第四阱; 在前述第二导电类型之前述第一阱内形成一比前 述元件隔离层浅的基极区域; 在前述第一导电类型之前述第四阱上形成一用于 前述第二导电类型之前述金属氧化物半导体电晶 体的闸电极,且在前述第二导电类型之前述第三阱 上形成一用于前述第一导电类型之前述金属氧化 物半导体电晶体的闸电极; 同时在形成于前述第四阱上之前述闸电极的两个 横向侧面之下形成前述第二导电类型的源极/汲极 区域,在前述基极区域中形成前述第二导电类型的 一射极区域,且在前述第二导电类型之前述第二阱 中形成多个集极接点;以及 在形成于前述第二导电类型之前述第三阱上的前 述闸电极之两个横向侧面之下形成前述第一导电 类型之源极/汲极区域,且在前述基极区域中形成 一与前述射极区域隔离的基极接点。 24.如申请专利范围第23项所述之用于制造半导体 元件的方法,其中前述基极区域藉由使用一范围自 约20 KeV至约30 KeV之能级植入约11013cm-2至约51013cm- 2的硼来形成。 25.如申请专利范围第24项所述之用于制造半导体 元件的方法,更包含: 在介于前述射极区域与前述基极接点之间的前述 基极区域之一部分上形成一抗矽化物形成层;以及 在前述集极接点、前述基极接点以及前述射极区 域上形成一矽化物层。 26.如申请专利范围第24项所述之用于制造半导体 元件的方法,其中前述基极接点与前述集极接点形 成为被前述元件隔离层隔离。 27.如申请专利范围第24项所述之用于制造半导体 元件的方法,其中前述第一导电类型为一p型且前 述第二导电类型为一n型。 28.一种双载子接合电晶体,包含: 一第二导电类型之一集极区域,其形成于一第一导 电类型之基板中且被一元件隔离层隔离; 前述第二导电类型之一缓冲器区域,其形成于前述 集极区域内且比前述元件隔离层深; 前述第一导电类型之一基极区域,其形成于前述集 极区域内,藉由前述元件隔离层与前述缓冲器区域 隔离且比前述元件隔离层浅;以及 前述第二导电类型之一射极区域,其形成于前述第 一导电类型之前述基极区域内。 29.如申请专利范围第28项所述之双载子接合电晶 体,更包含: 前述第一导电类型之一基极接点,其形成于前述基 极区域之一表面之下且与前述射极区域分开;以及 前述第二导电类型之一集极接点,其形成于前述第 二导电类型之缓冲器区域中。 30.如申请专利范围第29项所述之双载子接合电晶 体,更包含: 前述第一导电类型之一第一阱,其形成于前述集极 区域内,藉由前述元件隔离层与前述第二导电类型 之前述缓冲器区域隔离且形成为比前述元件隔离 层深; 前述第二导电类型之一第二阱,其形成于前述基板 中且安置于前述集极区域外部,藉由前述元件隔离 层与前述集极区域隔离,且具有与前述第二导电类 型之缓冲器区域相同之导电类型;以及 前述第二导电类型之一金属氧化物半导体(MOS)电 晶体,其形成于前述第一导电类型之第一阱上,以 及前述第一导电类型之一金属氧化物半导体电晶 体,其形成于前述第二导电类型之第二阱上。 31.如申请专利范围第30项所述之双载子接合电晶 体,更包含: 一抗矽化物形成层,其形成于介于前述射极区域与 前述基极接点之间的前述基极区域之一部分上;以 及 一矽化物层,其形成于前述集极接点、前述基极接 点以及前述射极区域上。 32.如申请专利范围第30项所述之双载子接合电晶 体,其中前述第一导电类型为一P型且前述第二导 电类型为一n型。 33.一种半导体元件,包含: 一第二导电类型之一第一阱,其用于一双载子接合 电晶体之一集极区域,前述第一阱形成于一第一导 电类型之一基板中且被一元件隔离层隔离; 前述第二导电类型之一第二阱,其形成于前述第二 导电类型之第一阱内且充当一用于前述集极区域 之缓冲器; 前述第二导电类型之一第三阱,其用于形成前述第 一导电类型之一金属氧化物半导体电晶体,前述第 三阱形成于安置于前述第二导电类型之第一阱外 部的前述基板中,且藉由前述元件隔离层与前述第 二导电类型之第一阱隔离; 前述第一导电类型之一第四阱,其用于形成前述第 二导电类型之一金属氧化物半导体电晶体,前述第 四阱形成于前述第二导电类型之第一阱内,且藉由 前述元件隔离层与前述第二导电类型之前述第二 阱隔离; 前述第一导电类型之一基极区域,其形成于前述第 二导电类型之第一阱内,藉由前述元件隔离层与前 述第二导电类型之第二阱隔离且比前述元件隔离 层浅; 前述第二导电类型之一射极区域,其形成于前述基 极区域内;以及 前述第二导电类型之金属氧化物半导体电晶体形 成于前述第一导电类型之第四阱上,且前述第一导 电类型之金属氧化物半导体电晶体形成于前述第 二导电类型之第三阱上。 34.如申请专利范围第33项所述之半导体元件,更包 含: 一基极接点,其形成于前述基极区域中与前述射极 区域分开;以及 一集极接点,其形成于前述第二导电类型之第二阱 中且藉由前述元件隔离层与前述基极接点隔离。 35.如申请专利范围第34项所述之半导体元件,其中 前述第一导电类型为一p型且前述第二导电类型为 一n型。 36.如申请专利范围第34项所述之半导体元件,更包 含: 一抗矽化物形成层,其形成于介于前述射极区域与 前述基极接点之间的前述基极区域之一部分上;以 及 一矽化物层,其形成于前述集极接点、前述基极接 点以及前述射极区域上。 37.一种半导体元件,包含: 一第二导电类型之一集极区域,其形成于一第一导 电类型之基板中,被一元件隔离层隔离且比前述元 件隔离层深; 前述第一导电类型之一阱,其用于形成前述第二导 电类型之一金属氧化物半导体电晶体,前述第一导 电类型之阱形成于前述集极区域内且比前述元件 隔离层深; 前述第一导电类型之一基极区域,其形成于前述集 极区域内且比前述元件隔离层浅; 前述第二导电类型之一射极区域,其形成于前述第 一导电类型之基极区域内;以及 前述第二导电类型之金属氧化物半导体电晶体形 成于前述第一导电类型之阱上。 38.如申请专利范围第37项所述之半导体元件,更包 含前述第二导电类型之一缓冲器区域,其用于降低 前述集极区域之一电阻,前述缓冲器区域形成于前 述集极区域内,藉由前述元件隔离层与前述基极区 域隔离且比前述基极区域深。 39.如申请专利范围第37项所述之半导体元件,更包 含一集极接点,其形成于前述第二导电类型之缓冲 器区域中或前述集极区域中。 40.如申请专利范围第39项所述之半导体元件,更包 含: 前述第二导电类型的一阱,其形成于前述基板中且 安置于前述集极区域外部,且具有与前述第二导电 类型之缓冲器区域相同的导电类型;以及 前述第一导电类型之一金属氧化物半导体电晶体, 其形成于前述第二导电类型之阱上。 41.如申请专利范围第37项所述之半导体元件,其中 前述第一导电类型之基极区域具有比前述第一导 电类型之阱更低的掺杂水平。 图式简单说明: 图1A为展示根据本发明之一实施例的双载子接合 电晶体的俯视图。 图1B为展示图1A所示之双载子接合电晶体沿直线I-I 所作的剖视图。 图2至图8为说明一根据本发明之一实施例的制造 与互补金属氧化物半导体(CMOS)制程相容之双载子 接合电晶体的方法的剖视图。 图9为展示根据本发明之一实施例的双载子接合电 晶体之掺杂分布的曲线图。 图10为展示根据本发明之一实施例的値关于用 于形成一基极区域的离子植入能级与杂质离子浓 度的曲线图。 图11A为展示根据本发明之一实施例的双载子接合 电晶体之集极-射极电压与集极电流之间的关系的 曲线图。 图11B为展示根据本发明之一实施例的双载子接合 电晶体之基极-射极电压与基极电流之间的关系的 曲线图。 图11C为展示根据本发明之一实施例的双载子接合 电晶体之集极电流与値之间的关系的曲线图。 图12为展示根据本发明之一实施例的截断频率(fT) 以及最大振荡频率(fMAX)关于双载子接合电晶体在 各种偏压条件下之曲线图。 |
