Schaltungsanordnung zum Addieren und Subtrahieren von gleichzeitig angelieferten Binaerwerten,申请号DE19702038184-传众专利搜索

发明名称	Schaltungsanordnung zum Addieren und Subtrahieren von gleichzeitig angelieferten Binaerwerten
摘要
申请公布号	DE2038184(A1)	申请公布日期	1972.02.03
申请号	DE19702038184	申请日期	1970.07.31
申请人	SIEMENS AG	发明人	RAGALLER,MARTIN
分类号	G06F7/60;H04M3/36	主分类号	G06F7/60
代理机构		代理人
主权项
地址