| 发明名称 | 一种数字信号处理器内部数据传输的方法 | ||
| 摘要 | 本发明公开了一种数字信号处理器(DSP)内部数据传输的方法，包括数据写入缓冲区和处理器(CPU)和从缓冲区读出数据两个过程，其中，数据写入缓冲区包括以下步骤：A1)DSP的异步传输模式通用测试操作物理接口(UTOPIA)接收到输入给DSP的信元后，发送一个事件通知直接存储器访问(DMA)；A2)DMA控制UTOPIA接口将新收到的信元顺序循环写入缓冲区内；CPU从缓冲区读出数据包括以下步骤：B1)CPU查询缓冲区内是否有新信元，如果有，则CPU顺序循环读取缓冲区内的信元；如果没有，则停止信元的读取。应用本发明的方法，可实现使DSP数据处理等待时间较少，同时使尽可能少地占用CPU资源。 | ||
| 申请公布号 | CN1323529C | 申请公布日期 | 2007.06.27 |
| 申请号 | CN03127987.2 | 申请日期 | 2003.04.28 |
| 申请人 | 华为技术有限公司 | 发明人 | 邹立建;曾思南;张军 |
| 分类号 | H04L12/40(2006.01);H04L12/24(2006.01);H04L12/26(2006.01) | 主分类号 | H04L12/40(2006.01) |
| 代理机构 | 北京德琦知识产权代理有限公司 | 代理人 | 张颖玲 |
| 主权项 | 1、一种数字信号处理器DSP内部数据传输的方法，其特征在于，包括数据写入缓冲区和中央处理器CPU从缓冲区读出数据两个过程，其中，数据写入缓冲区包括以下步骤：A1、DSP的异步传输模式通用测试操作物理接口UTOPIA接收到输入给DSP的信元后，发送一个事件通知直接存储器访问DMA；A2、DMA控制UTOPIA接口将新收到的信元顺序循环写入缓冲区内；CPU从缓冲区读出数据包括以下步骤：B1、CPU查询缓冲区内是否有新信元，如果有，则CPU顺序循环读取缓冲区内的信元；如果没有，则停止信元的读取。 | ||
| 地址 | 518057广东省深圳市科技园科发路华为用服大厦 | ||