发明名称 |
覆铜、抑制晶须生成的方法、印刷电路板以及半导体装置 |
摘要 |
本发明所提供的晶须生成被抑制的覆铜的特征为,由铜基材或铜合金基材、该基材表面所形成的铜扩散锡层、以及该铜扩散锡层表面所形成的纯锡层组成,该铜扩散锡层的厚度为,铜扩散锡层与纯锡层总厚度的55%以上;本发明还提供,布线图为铜基材或铜合金基材的印刷电路板以及半导体装置。根据本发明,能抑制引起短路之原因的15μm以上的长晶须的生成。 |
申请公布号 |
CN1989272A |
申请公布日期 |
2007.06.27 |
申请号 |
CN200580024384.X |
申请日期 |
2005.06.16 |
申请人 |
三井金属矿业株式会社 |
发明人 |
藤井延朗 |
分类号 |
C23C28/02(2006.01);C23C10/28(2006.01);C23C18/52(2006.01);C25D5/10(2006.01);C25D7/00(2006.01);H05K1/09(2006.01) |
主分类号 |
C23C28/02(2006.01) |
代理机构 |
北京金信立方知识产权代理有限公司 |
代理人 |
朱梅;徐志明 |
主权项 |
1、一种晶须生成被抑制的覆铜,其特征为,由铜基材或铜合金基材、在该基材表面所形成的铜扩散锡层、以及在该铜扩散锡层表面所形成的纯锡层组成,该铜扩散锡层的厚度为,铜扩散锡层与纯锡层总厚度的55%以上。 |
地址 |
日本东京都 |