发明名称 |
非易失性浮置栅极存储单元及其制造方法 |
摘要 |
本发明提供一种非易失性浮置栅极存储单元及其制造方法。上述非易失性浮置栅极存储单元包括具有第一导电型的半导体衬底;位于半导体衬底上的第一区域,具有相异于该第一导电型的第二导电型;位于半导体衬底上具有第二导电型的第二区域,与第一区域隔离;沟道区,连接第一区域与第二区域,做为电荷沟道;设置于沟道区上的介电层;设置于介电层上的控制栅极;设置于半导体衬底与控制栅极上的隧穿介电层;以及在隧穿介电层上的两个电荷储存点,彼此相隔离且位于控制栅极的侧壁相对的侧端上。本发明的二元非易失性存储器元件,由于两个多晶硅电荷储存点的距离可随控制栅极的宽度而跟着微缩,使得工艺的精度得以提升。 |
申请公布号 |
CN1988179A |
申请公布日期 |
2007.06.27 |
申请号 |
CN200610121422.X |
申请日期 |
2006.08.22 |
申请人 |
台湾积体电路制造股份有限公司 |
发明人 |
李自强;杨富量;黄俊仁;李宗霖 |
分类号 |
H01L29/788(2006.01);H01L29/423(2006.01);H01L27/115(2006.01);H01L21/336(2006.01);H01L21/28(2006.01);H01L21/8247(2006.01) |
主分类号 |
H01L29/788(2006.01) |
代理机构 |
隆天国际知识产权代理有限公司 |
代理人 |
陈晨 |
主权项 |
1.一种非易失性浮置栅极存储单元,包括:具有一第一导电型的半导体衬底;第一区域,位于该半导体衬底上,具有相异于该第一导电型的第二导电型;具有该第二导电型的第二区域,位于该半导体衬底上,且与该第一区域隔离;沟道区,连接该第一区域与该第二区域,做为电荷沟道;介电层,设置于该沟道区上;控制栅极,设置于该介电层上;隧穿介电层,设置于该半导体衬底与该控制栅极上;以及两个电荷储存点,设置于该隧穿介电层上,彼此相隔离且位于该控制栅极的侧壁相对端。 |
地址 |
中国台湾新竹市 |