| 摘要 |
Le domaine de l'invention est celui des interfaces de transmission de signaux d'entrée numériques synchrones composés de bits émis en série à une fréquence de transmission égale à un premier multiple entier M d'une première fréquence d'horloge.L'interface selon l'invention comprend au moins un désérialisateur (201) fonctionnant en sur-échantillonnage et fournissant des échantillons numériques de sortie en parallèle de chaque bit, les échantillons de sortie étant émis à une seconde fréquence d'horloge, multiple entier N d'une troisième fréquence, ladite troisième fréquence étant sensiblement égale à la première fréquence, chaque bit échantillonné étant composé sensiblement de N échantillons, ladite interface comportant un dispositif électronique d'asservissement de la troisième fréquence sur la première fréquence d'horloge comprenant :&circlef; Des moyens de comptage du nombre d'échantillons composant chaque bit échantillonné ;&circlef; Des moyens d'incrémentation-décrémentation de la troisième fréquence d'horloge agencés de façon que la troisième fréquence d'horloge est augmentée lorsque ledit nombre d'échantillons est inférieur au multiple entier N et diminuée lorsque ledit nombre d'échantillons est supérieur à N.
|
