| 主权项 |
1.一种结合一半导体结构与一基板之方法,包含: 提供该半导体结构,包含一第一基板及一磊晶层于 该第一基板上; 形成一第一导接层于该磊晶层上; 形成一第二导接层于该基板上;以及 连结该第一导接层及该第二导接层,以形成一合金 导接层。 2.如申请专利范围第1项之方法,其中该基板之热导 系数约大于80W/m-K。 3.如申请专利范围第1项之方法,其中该第一基板系 一化合物半导体基板,且材质系选自砷化镓(GaAs)、 磷化铟(InP)、磷化镓(GaP)及蓝宝石(sapphire)之中的 一种。 4.如申请专利范围第1项所述之方法,其中该基板之 材质系选自矽(Si)、铝(Al)、铜(Cu)、碳化矽(SiC)、 钻石(diamond)、石墨(graphite)、钼(Molybdenum)、及氮化 铝(Aluminum nitride)之中的一种。 5.如申请专利范围第1项所述之方法,其中该连结步 骤包含将第一导接层面对第二导接层,于约156℃至 约400℃之温度范围加压而成。 6.如申请专利范围第1项所述之方法,其中该第一导 接层为一金属层,且该金属层之熔点系介于约150℃ 至约400℃之间。 7.如申请专利范围第6项所述之方法,其中该第一导 接层为之材质为铟(Indium)。 8.如申请专利范围第7项所述之方法,其中该第二导 接层为之材质为金(gold)。 9.如申请专利范围第1项所述之方法,其中该第二导 接层为一金属层,且该金属层之熔点系介于约150℃ 至约400℃之间。 10.如申请专利范围第9项所述之方法,其中该第二 导接层为之材质为铟(Indium)。 11.如申请专利范围第10项所述之方法,其中该第一 导接层为之材质为金(gold)。 12.如申请专利范围第1项所述之方法,其中该形成 该第二导接层之步骤包含: 形成一保护层于该基板; 形成一润湿层于该保护层上; 形成一阻障层于该润湿层上;以及 形成该第二导接层于该阻障层上。 13.如申请专利范围第12项所述之方法,其中该保护 层之材质系选自镍、金、银及铬之中的一种。 14.如申请专利范围第12项所述之方法,其中该润湿 层之材质系选自铬(Chromium)、钛(Titanium)、及镍( Nickel)之中的一种。 15.如申请专利范围第12项所述之方法,其中该阻障 层之材质系选自钼(Molybdenum)、铂(Platinum)、钨( Tungsten)、氧化铟(Indium oxide)、氧化锡(Tin oxide)、氧 化铟锡(Indium tin oxide)、氧化锌(Zinc oxide)及氧化镁( Magnesium oxide)之中的一种。 16.如申请专利范围第1项所述之方法,更包含于形 成该合金导接层后,去除该第一基板之步骤。 17.一种形成一化合物半导体于一高热导系数基板 之方法,包含: 提供该化合物半导体,包含一化合物半导体基板、 一磊晶层于该化合物半导体基板上; 形成一第一导接层于该磊晶层上; 选择该高热导系数基板,且该高热导系数基板之热 导系数大于该化合物半导体基板之热导系数; 形成一保护层于该高热导系数基板上; 形成一润湿层于该保护层上; 形成一阻障层于该润湿层上; 形成一第二导接层于该阻障层上; 于一温度,加压该化合物半导体基板及该高热导系 数基板,使得该第一导接层及该第二导接层接触, 以形成一合金导接层;以及 去除该化合物半导体基板。 18.如申请专利范围第17项之方法,其中该化合物半 导体基板之材质系选自砷化镓(GaAs)、磷化铟(InP) 、磷化镓(GaP)及蓝宝石(sapphire)之中的一种。 19.如申请专利范围第17项所述之方法,其中该高热 导系数基板之材质系选自矽(Si)、铝(Al)、铜(Cu)、 碳化矽(SiC)、钻石(diamond)、石墨(graphite)、钼( Molybdenum)、及氮化铝(Aluminum nitride)之中的一种。 20.如申请专利范围第17项所述之方法,其中该保护 层之材质系选自镍、金、银及铬之中的一种。 21.如申请专利范围第17项所述之方法,其中该润湿 层之材质系选自铬(Chromium)、钛(Titanium)、及镍( Nickel)之中的一种。 22.如申请专利范围第17项所述之方法,其中该阻障 层之材质系选自钼(Molybdenum)、铂(Platinum)、钨( Tungsten)、氧化铟(Indium oxide)、氧化锡(Tin oxide)、氧 化铟锡(Indium tin oxide)、氧化锌(Zinc oxide)及氧化镁( Magnesium oxide)之中的一种。 23.如申请专利范围第17项所述之方法,其中该温度 系介于约156℃至约400℃之间。 24.如申请专利范围第17项所述之方法,其中该第一 导接层为一金属层,且该金属层之熔点系介于约150 ℃至约400℃之间。 25.如申请专利范围第24项所述之方法,其中该第一 导接层为之材质为铟(Indium)。 26.如申请专利范围第25项所述之方法,其中该第二 导接层为之材质为金(gold)。 27.如申请专利范围第17项所述之方法,其中该第二 导接层为一金属层,且该金属层之熔点系介于约150 ℃至约400℃之间。 28.如申请专利范围第27项所述之方法,其中该第二 导接层为之材质为铟(Indium)。 29.如申请专利范围第28项所述之方法,其中该第一 导接层为之材质为金(gold)。 30.一种结合一半导体结构与一基板之方法,包含: 提供该半导体结构,包含一第一基板及一磊晶层于 该第一基板上; 形成一第一导接层于该磊晶层上; 形成一保护层于该基板上; 形成一第二导接层于该保护层上;以及 连结该第一导接层及该第二导接层,以形成一合金 导接层。 31.如申请专利范围第30项所述之方法,其中该基板 之材质系选自矽(Si)、铝(Al)、铜(Cu)、碳化矽(SiC) 、钻石(diamond)、石墨(graphite)、钼(Molybdenum)、及氮 化铝(Aluminum nitride)之中的一种。 32.如申请专利范围第30项所述之方法,其中该保护 层之材质系选自镍、金、银及铬之中的一种。 33.如申请专利范围第30项所述之方法,其中该第一 导接层为一金属层,且该金属层之熔点系介于约150 ℃至约400℃之间。 34.如申请专利范围第33项所述之方法,其中该第一 导接层为之材质为铟(Indium)。 35.如申请专利范围第34项所述之方法,其中该第二 导接层为之材质为金(gold)。 36.如申请专利范围第30项所述之方法,其中该第二 导接层为一金属层,且该金属层之熔点系介于约150 ℃至约400℃之间。 37.如申请专利范围第36项所述之方法,其中该第二 导接层为之材质为铟(Indium)。 38.如申请专利范围第37项所述之方法,其中该第一 导接层为之材质为金(gold)。 图式简单说明: 图1显示本发明提供之化合物半导体结构,及揭示 形成于其上的第一导接层; 图2显示本发明之高热导系数基板,及揭示形成第 二导接层之步骤; 图3显示本发明之化合物半导体结构及高热导系数 基板之结合示意图; 图4显示本发明之化合物半导体形成于高热导系数 基板上; 图5A显示本发明具保护层之高热导系数基板;以及 图5B显示本发明之化合物半导体形成于具保护层 之高热导系数基板上。 |
