| 主权项 |
1.一种电路板结构之制法,系包括: 于一第一及第二承载板上形成第一及第二介电层, 并于该第一及第二介电层上形成第一及第二线路 层; 将该第一及第二承载板上形成有第一及第二线路 层之一侧间隔一第三介电层而进行压合,以将该第 一线路层埋设于该第一介电层及第三介电层之间, 及将第二线路层埋设于该第二介电层及第三介电 层间,并移除该第一及第二承载板,藉以形成一埋 设有该第一、第二线路层之芯层板;以及 于该第一介电层之外表面形成一第三线路层,且于 该第二介电层之外表面形成一第四线路层,并于前 述介电层间形成有复数个导电盲孔,使该第一、第 二、第三与第四线路层间藉由该复数个导电盲孔 相互电性连接。 2.如专利申请范围第1项之电路板结构之制法,其中 ,该第三线路层之制程系包括: 于该第一介电层中形成第一盲孔以外露出部分第 一线路层,并于该第一、第三介电层中形成第二盲 孔以外露出部分第二线路层; 于该第一介电层外表面及该第一、第二盲孔表面 形成一导电层; 于该导电层上形成一阻层,并令该阻层形成有开口 ,以外露出覆盖其下之部分导电层;以及 进行电镀制程,以于该阻层开口中电镀形成第三线 路层,并于该第一、第二盲孔中形成第一、第二导 电盲孔,以令该第三线路层得以透过该第一导电盲 孔及第二导电盲孔电性连接至该第一线路层及第 二线路层。 3.如专利申请范围第2项之电路板结构之制法,复包 括移除该阻层及其所覆盖之导电层。 4.如专利申请范围第2项之电路板结构之制法,其中 ,该导电层为金属及导电高分子材料之其中一者。 5.如申请专利范围第2项之电路板结构之制法,其中 ,该阻层系利用印刷、旋涂及贴合之其中一方式而 形成于该导电层表面,并藉由曝光、显影而加以图 案化。 6.如申请专利范围第1项之电路板结构之制法,复包 括于该第三、第四线路层上形成一防焊层,且该防 焊层具有多数开口以露出该第三、第四线路层中 作为电性连接垫部分。 7.如申请专利范围第1项之电路板结构之制法,复包 括进行线路增层制程,以于该第三及第四线路层上 形成线路增层结构制程。 8.如申请专利范围第7项之电路板结构之制法,复包 括于该线路增层结构外表面形成防焊层,且该防焊 层具有多数开口以露出该线路增层结构中作为电 性连接垫部分。 9.如申请专利范围第7项之电路板结构之制法,其中 ,该线路增层结构系包括有介电层及叠置于该介电 层上之线路层,且该线路层得以透过形成于该介电 层中之导电盲孔电性连接至该第三、第四线路层 。 10.如申请专利范围1项之电路板结构之制法,其中, 该第四线路层之制程系包括: 于该第二介电层中形成第三盲孔以外露出部分之 第二线路层,并于该第二、第三介电层中形成第四 盲孔以外露出部分之第一线路层; 于该第二介电层外表面及该第三、第四盲孔表面 形成一导电层; 于该导电层上形成一阻层,并令该阻层形成有开口 以外露出部分导电层;以及 进行电镀制程,以于该阻层开口中电镀形成第四线 路层,并于该第三、第四盲孔中形成第三、第四导 电盲孔,以令该第四线路层得以透过该第三及第四 导电盲孔电性连接至该第二及第一线路层。 11.如申请专利范围第10项之电路板结构之制法,复 包括移除该阻层及其所覆盖之导电层。 12.如申请专利范围第10项之电路板结构之制法,其 中,该导电层为金属及导电高分子材料之其中一者 。 13.如申请专利范围第10项之电路板结构之制法,其 中,该阻层系利用印刷、旋涂或贴合之其中一方式 而形成于该导电层表面,并藉由曝光、显影而加以 图案化。 14.一种电路板结构,系包括: 芯层板,其具有第一、第二及第三介电层与第一、 第二线路层,该第一线路层埋设于该第一介电层及 第三介电层之间,而该第二线路层系设于该第二介 电层及第三介电层间; 第三线路层,系形成于该芯层板之第一介电层外表 面上,且该第三线路层得藉由穿过该第一介电层与 穿过第一及第三介电层之复数个导电盲孔而电性 连接至该第一及第二线路层;以及 第四线路层,系形成于该芯层板之第二介电层外表 面上,且该第四线路层得藉由穿过该第二介电层与 穿过第二及第三介电层之复数个导电盲孔而电性 连接至该第二及第一线路层。 15.如申请专利范围第14项之电路板结构,其中,该第 三及第四线路层上系覆盖有一防焊层,且该防焊层 形成有开口以露出该第三及第四线路层中作为电 性连接垫部分。 16.如申请专利范围第14项之电路板结构,复包括有 至少一形成于该第三及第四线路层上之线路增层 结构。 17.如申请专利范围第16项之电路板结构,复包括有 形成于该线路增层结构外表面之防焊层,且该防焊 层具有多数开口以露出该线路增层结构中作为电 性连接垫部分。 18.如申请专利范围第16项之电路板结构,该线路增 层结构系包括有介电层及叠置于该介电层上之线 路层,且该线路层得以透过形成于该介电层中之复 数个导电盲孔电性连接至该第三、第四线路层。 图式简单说明: 第1A至1G图系为习知电路板结构之制法流程图; 第2A至第2H图系为本发明之电路板结构制法之剖面 示意图;以及 第3图系为本发明之电路板结构另一实施态样之剖 面示意图。 |
