| 主权项 |
1.一种在绝缘体上制造半导体结构之方法,包含: 形成一低K値电介质材料于一绝缘体上方; 形成一包覆膜于该低K値电介质材料上方; 形成复数个特征元件于该低K値电介质材料中,该 复数个特征元件具有由该低K値电介质材料所界定 的复数个内表面,该复数个特征元件界定复数个用 以接收一导电材料的区域; 形成一阻障膜层于该包覆膜上方与该复数个特征 元件之该复数个内表面上方; 藉着该导电材料填满该复数个特征元件,且存留下 该导电材料之一超载量; 进行一化学机械平坦化(CMP)操作,以移除该导电材 料之该超载量,该CMP操作系于达到该阻障膜层之至 少一部分时停止;以及 进行一乾蚀刻,以移除该阻障膜层,使得该包覆膜 之至少一部分露出, 其中该CMP操作系一超温和CMP操作,其使用一无研磨 性浆剂以及一受抗化剂协助的直接电荷转移化学 。 2.如申请专利范围第1项之在绝缘体上制造半导体 结构之方法,其中该导电材料系铜。 3.如申请专利范围第1项之在绝缘体上制造半导体 结构之方法,其中该阻障膜层系钽与氮化钽中之一 种。 4.如申请专利范围第1项之在绝缘体上制造半导体 结构之方法,其中该低K値电介质材料系一有孔隙 的低K値电介质材料与一有多孔隙的低K値电介质 材料中之一种。 5.如申请专利范围第1项之在绝缘体上制造半导体 结构之方法,其中该复数个特征元件包括复数个渠 沟特征元件与复数个通孔特征元件。 6.如申请专利范围第1项之在绝缘体上制造半导体 结构之方法,更包含进行一第二乾蚀刻以薄化该包 覆膜,使得在不移除该包覆膜之情况下减少该包覆 膜之该厚度。 7.如申请专利范围第6项之在绝缘体上制造半导体 结构之方法,其中该包覆膜之厚度位于大约5与 大约500间。 8.一种在绝缘体上制造半导体结构之方法,包含: 形成一低K値电介质材料于一绝缘体上方; 形成一包覆膜于该低K値电介质材料上方,该包覆 膜系由至少两连续形成的材料层所定义; 形成复数个特征元件于该低K値电介质材料中,该 复数个特征元件具有由该低K値电介质材料所界定 的复数个内表面,该复数个特征元件界定复数个用 以接收一导电材料的区域; 形成一阻障膜层于该包覆膜上方与该复数个特征 元件之该复数个内表面上; 藉着该导电材料填满该复数个特征元件,且存留下 该导电材料之一超载量; 进行一化学机械平坦化(CMP)操作,以移除该导电材 料之该超载量,该CMP操作系于达到该阻障膜层之至 少一部分时停止; 进行一第一乾蚀刻,以移除该阻障膜层,使得该包 覆膜之至少一部分露出;以及 进行一第二乾蚀刻,以移除该包覆膜之该至少两连 续形成的材料层中之至少一层。 9.如申请专利范围第8项之在绝缘体上制造半导体 结构之方法,其中该低K値电介质材料系一有孔隙 的低K値电介质材料与一有多孔隙的低K値电介质 材料中之一种。 10.如申请专利范围第8项之在绝缘体上制造半导体 结构之方法,其中由该至少两连续形成的材料层所 定义的该包覆膜之厚度位于大约5与大约500间。 11.如申请专利范围第8项之在绝缘体上制造半导体 结构之方法,其中由该至少两连续形成的材料层所 定义的该包覆膜之厚度系大约50。 12.如申请专利范围第8项之在绝缘体上制造半导体 结构之方法,其中该导电材料系铜。 13.如申请专利范围第8项之在绝缘体上制造半导体 结构之方法,其中该CMP操作系一超温和CMP操作,其 使用一无研磨性浆剂以及一受抗化剂协助的直接 电荷转移化学。 14.一种超载导电材料部、阻障膜、与包覆膜之移 除方法,在具有一低K値电介质材料之一半导体结 构中,该低K値电介质材料中界定有复数个特征元 件,用以形成复数个导电通孔与复数个渠沟,该低K 値电介质材料之一顶表面具有一包覆膜,且一阻障 膜作为该复数个特征元件之内衬并形成于该包覆 膜上方,且一导电材料填满该复数个特征元件并存 留下一超载导电材料部于该阻障膜上方,该方法包 含: (a)进行一化学机械平坦化(CMP)操作,以移除该超载 导电材料部; (b)当确定实质上移除该超载导电材料部时,停止该 CMP操作; (c)移动该半导体结构至一电浆蚀刻机台; (d)进行一初始电浆蚀刻,以移除该阻障膜; (e)进行一后续电浆蚀刻,以移除该包覆膜之至少一 部分;以及 (f)确定是否要求下一个低K値电介质层;并且 倘若要求该下一个低K値电介质层, 则形成该下一个低K値电介质层且重复(a)至(f)。 15.如申请专利范围第14项之超载导电材料部、阻 障膜、与包覆膜之移除方法,其中该CMP操作系一超 温和CMP操作,其使用一无研磨性浆剂以及一受抗化 剂协助的直接电荷转移化学。 16.如申请专利范围第14项之超载导电材料部、阻 障膜、与包覆膜之移除方法,其中由该至少两连续 形成的材料层所定义的该包覆膜之厚度位于大约5 与大约500间。 17.如申请专利范围第14项之超载导电材料部、阻 障膜、与包覆膜之移除方法,其中该包覆膜之厚度 系大约50。 18.如申请专利范围第17项之超载导电材料部、阻 障膜、与包覆膜之移除方法,其中该包覆膜系由单 一材料层所定义。 19.如申请专利范围第17项之超载导电材料部、阻 障膜、与包覆膜之移除方法,其中该包覆膜系由具 有至少两连续形成的材料层之复数层所界定。 图式简单说明: 图1A显示具有典型的铜双重镶嵌结构之半导体晶 圆之一部分。 图1B显示在已经进行第一UP制程之后图1A所示的具 有铜双重镶嵌结构之半导体晶圆之一部分。 图1C显示制造于半导体晶圆之一部分中之双重镶 嵌结构之理想完成。 图1D显示典型的铜双重镶嵌结构,反映出异质的CMP 处理之结构缺陷。 图2A显示依据本发明之一实施例之制成于有孔隙 的低K値电介质绝缘体中之铜低K値双重镶嵌结构 。 图2B显示在依据本发明之一实施例之超温和CMP完 成时图2A的铜低K値双重镶嵌结构。 图2C显示在依据本发明之一实施例之阻障膜蚀刻 完成时图2A与2B之铜低K値双重镶嵌结构。 图2D显示在依据本发明之一实施例之包覆膜之薄 化蚀刻完成时图2A至2C之铜低K値双重镶嵌结构。 图3A显示依据本发明之一实施例图2A至2C所示的铜 低K値双重镶嵌结构之近观剖面图。 图3B显示依据本发明之一实施例之具有包覆膜合 成堆叠之结构之一部分。 图4A显示依据本发明之一实施例之铜低K値双重镶 嵌结构之制造方法之广总体流程图。 图4B显示依据本发明之一实施例之铜低K値双重镶 嵌结构之制造方法之流程图。 |
