处理器系统、指令序列优化装置和指令序列优化程序

摘要

为了减小一个包括多个处理器的处理器系统的功耗，而不使处理能力降级，一个CPU检测加到指令代码的方式设置信息，并且分别向一个时钟控制部分和一个电源电压控制部分输出一个时钟控制信号和一个电源电压控制信号。当多个处理引擎并行执行一条指令时，供给具有比预定频率低的频率的时钟信号和比预定电压低的电源电压。结果，使功耗减小，并且通过并行执行而保持处理能力。

主权项

1.一种包括多个处理器的处理器系统，包括：分配控制装置，用于读出由各个处理器所执行的指令，并且控制对所述处理器的所述指令的分配；时钟控制装置，用于按照所述处理器根据所述分配所执行的所述指令，控制将供给所述各个处理器的时钟信号的频率；和电压控制装置，用于按照所述时钟控制装置对所述时钟信号的所述频率的控制，至少控制将供给各个处理器的电源电压，或至少控制将供给构成所述各个处理器的晶体管的衬底节点的衬底电压，其中当所述分配控制装置使多个处理器并行执行指令时，所述时钟控制装置和所述电压控制装置分别供给各具有比预定频率低的频率的时钟信号，和低于预定电压的电源电压或用于提供比预定阈值电压高的阈值电压的衬底电压。