半导体器件和半导体器件的检查方法

摘要

本发明揭示一种半导体器件和半导体器件的检查方法。在具有用于与进行叠积的半导体芯片连接的连接端子和用衬底内的导体与该连接端子连接的外部端子的叠积用半导体器件的衬底中，通过使电源和地等的同节点的连接端子之间电导通，添加最少的检查用端子，就能方便地进行各连接端子和与其对应的外部端子之间的电导通状态的检查，使叠层型半导体模件的可靠性提高。

主权项

1、一种半导体器件，可在装载半导体芯片的衬底上叠积1块或多块叠层用半导体芯片，其特征在于，具有形成在所述衬底的所述叠层用半导体芯片装载面，以连接所述半导体芯片的端子的多个连接端子；形成在所述衬底的所述叠层用半导体芯片装载面的背面的多个外部电极；直接在所述衬底内连接所述连接端子或所述衬底的内部布线和所述外部布线的导体；以及连接所述外部电极上连接的所述连接端子，并且形成在所述衬底的所述叠层用半导体芯片装载面的背面的检查用外部端子，通过对所述各连接端子连接的所述外部电极和所述检查用外部电极进行与所述连接端子之间的导通检查，进行各所述连接端子与所述外部电极之间的导通检查。