发明名称 | 连结MONOS记忆体阵列的控制闸极与位元线的方法与装置METHOD AND APPARATUS FOR STRAPPING THE CONTROL GATE AND THE BIT LINE OF A MONOS MEMORY ARRAY | ||
摘要 | 一种非挥发性半导体记忆体的制作方法。此方法包括于基底上形成字元闸极多晶矽层,其中基底的上表面定义为基底平面。此方法也包括形成与字元闸极多晶矽层连接的第一介电层,以及将字元闸极多晶矽层与第一介电层图案化以形成字元闸极结构阵列。此方法更包括形成多晶矽插塞层,以及将多晶矽插塞层图案化以形成多个环绕在基底平面的三边的多晶矽插塞,以及形成多个控制闸极,以及形成第二介电层,以及使用化学机械研磨制程将第二介电层平坦化,以及沈积金属层与字元闸极结构电性连接。 | ||
申请公布号 | TW200723503 | 申请公布日期 | 2007.06.16 |
申请号 | TW095142236 | 申请日期 | 2006.11.15 |
申请人 | 华邦电子股份有限公司 | 发明人 | 栾生文;杨介成;王兴亚;周开诚;黄健仁 |
分类号 | H01L27/10(2006.01) | 主分类号 | H01L27/10(2006.01) |
代理机构 | 代理人 | 詹铭文;萧锡清 | |
主权项 | |||
地址 | 新竹市新竹科学工业园区研新三路4号 |