| 发明名称 | 测试内嵌多块非易失存储器的系统整合芯片的方法 | ||
| 摘要 | 本发明公开了一种测试内嵌多块非易失存储器的系统整合芯片的方法，使用一套测试接口，在系统整合芯片中内置多块非易失存储器分时复用测试管脚模式和多块非易失存储器擦/写同时操作模式，通过模式选择，同时进行对多块非易失存储器的擦/写操作，分时进行对多块非易失存储器的读操作。本发明提供的方法可大大节省内嵌多块非易失存储器的系统整合芯片的测试时间和测试成本。 | ||
| 申请公布号 | CN1979685A | 申请公布日期 | 2007.06.13 |
| 申请号 | CN200510111174.6 | 申请日期 | 2005.12.06 |
| 申请人 | 上海华虹NEC电子有限公司 | 发明人 | 曾志敏;桑浚之 |
| 分类号 | G11C29/00(2006.01);G11C29/56(2006.01) | 主分类号 | G11C29/00(2006.01) |
| 代理机构 | 上海浦一知识产权代理有限公司 | 代理人 | 丁纪铁 |
| 主权项 | 1、一种测试内嵌多块非易失存储器的系统整合芯片的方法，其特征是，使用一套测试接口，对多块非易失存储器的擦/写操作同时进行，对多块非易失存储器的读操作分时进行。 | ||
| 地址 | 201206上海市浦东新区川桥路1188号 | ||