具有前置增强电路的低压差动信号驱动器

摘要

一种具有前置增强电路的低压差动信号驱动器的电路图，包括了电流控制电路和前置增强电路。其中，前置增强电路又分为源流电路和没流电路，是分别耦接电流控制电路。源流电路和没流电路皆是由两组驱动信号所控制，以提供额外的驱动电流给电流控制电路。此外，在每组驱动信号中，都包括了两个彼此同步但是反相的驱动信号。因此，电流控制电路能够缩减切换往上和往下流经负载电阻的电流的时间。

主权项

1.一种前置增强电路，适用于低压差动信号驱动器，且该低压差动信号驱动器具有电流输入端和电流输出端，而该前置增强电路包括：第一PMOS晶体管，其第一源/漏极端通过第一电阻耦接至电压源，其栅极端则接收延迟预设时间的第一驱动信号；第二PMOS晶体管，其第一源/漏极端与该第一PMOS晶体管的第二源/漏极端彼此互相耦接，且该第二PMOS晶体管的栅极端是接收第二驱动信号，而其第二源/漏极端则耦接该电流输入端；第三PMOS晶体管，其第一源/漏极端与该第一PMOS晶体管的第一源/漏极端彼此互相耦接，而该第三PMOS晶体管的栅极端则接收延迟预设时间的该第二驱动信号；第四PMOS晶体管，其第一源/漏极端与该第三PMOS晶体管的第二源/漏极端彼此互相耦接，且该第四PMOS晶体管的栅极端接收接收延迟该第一驱动信号，而其第二源/漏极端则与该第二PMOS晶体管的第二源/漏极端彼此互相耦接；第一NMOS晶体管，其第一源/漏极端是耦接至该电流输出端，而其栅极端则接收第三驱动信号；第二NMOS晶体管，其第一源/漏极端是与该第一NMOS晶体管的第二源/漏极端彼此互相耦接，且该第二NMOS晶体管的栅极端接收延迟该预设时间的第四驱动信号，而其第二源/漏极端则通过第二电阻接地；第三NMOS晶体管，其第一源/漏极端与该第一NMOS晶体管的第一源/漏极端彼此互相耦接，而该第三NMOS晶体管的栅极端则接收该第四驱动信号；以及第四NMOS晶体管，其第一源/漏极端与该第三NMOS晶体管的第二源/漏极端彼此互相耦接，且该第四NMOS晶体管的栅极端耦接延迟该预设时间的该第三驱动信号，而其第二源/漏极端则与该第二NMOS晶体管的第二源/漏极端彼此互相耦接。