发明名称 |
多处理器模块 |
摘要 |
一种多处理器模块,主要包括有八个处理器,其中通过一对总线以交错方式分别连结二处理器,以缩短处理器与另一处理器之间的通讯路径,亦即降低处理器间的传输迟延(latency),进而提高此多处理器模块的数据传递或执行指令的速度,因而提高应用系统的性能。 |
申请公布号 |
CN1979461A |
申请公布日期 |
2007.06.13 |
申请号 |
CN200510110887.0 |
申请日期 |
2005.11.29 |
申请人 |
泰安电脑科技(上海)有限公司;泰安电脑科技股份有限公司 |
发明人 |
杨善凯;倪世军;沈剑;丁蕾;丁海鸣;苑方 |
分类号 |
G06F15/163(2006.01) |
主分类号 |
G06F15/163(2006.01) |
代理机构 |
|
代理人 |
|
主权项 |
1、一种多处理器模块,包括有:复数个对内总线;八个处理器,其中每四个该处理器借由该对内总线而串接成一列,并且分别位于两列中的至少一相对的该处理器借由该对内总线而相互连接;至少一对交错总线,用以将在一列中二个相邻的该处理器分别交错连结至在另一列中二个相邻的该处理器;以及至少一对外总线,连接于这些处理器的其中一个,以提供该多处理器模块的对外通讯;其中,该处理器透过该对内总线和该交错总线中的至少一个总线而与另一该处理器形成通讯。 |
地址 |
200040上海市南京西路1486号3号楼307室 |