发明名称 Logic circuit design equipment and method for designing logic circuit for reducing leakage current
摘要
申请公布号 EP1248370(B1) 申请公布日期 2007.06.06
申请号 EP20020007284 申请日期 2002.04.02
申请人 KABUSHIKI KAISHA TOSHIBA 发明人 USAMI, KIMIYOSHI;KAWABE, NAOYUKI;KITAHARA, TAKESHI;KANAZAWA, MASAHIRO
分类号 H03K19/003;G06F17/50;H01L21/82;H01L21/8234;H01L27/088;H03K19/00 主分类号 H03K19/003
代理机构 代理人
主权项
地址