发明名称 |
半导体器件及其制造方法 |
摘要 |
本发明涉及一种在硅化物工艺前进行离子注入的半导体器件及其制造方法,能够更可靠地实现抑制MISFET中的漏电电流。一面利用掩膜层RM覆盖P沟道型MISFET,一面向N沟道型MISFET的N型源区及N型漏区中注入离子(包含F、Si、C、Ge、Ne、Ar、Kr中的至少一种)。此后,对N沟道型MISFET及P沟道型MISFET的各栅电极、源区及漏区进行硅化物化(包含Ni、Ti、Co、Pd、Pt、Er中的至少一种)。由此,在P沟道型MISFET中,就不会使漏极-本体间截止漏电电流恶化,即可在N沟道型MISFET中,抑制漏极-本体间截止漏电电流(衬底漏电电流)。 |
申请公布号 |
CN1976007A |
申请公布日期 |
2007.06.06 |
申请号 |
CN200610172936.8 |
申请日期 |
2006.09.30 |
申请人 |
株式会社瑞萨科技 |
发明人 |
山口直;柏原庆一朗;奥平智仁;堤聪明 |
分类号 |
H01L21/8238(2006.01);H01L27/092(2006.01);H01L29/78(2006.01) |
主分类号 |
H01L21/8238(2006.01) |
代理机构 |
中国专利代理(香港)有限公司 |
代理人 |
浦柏明;刘宗杰 |
主权项 |
1.一种半导体器件的制造方法,包括:(a)在半导体衬底上形成N沟道型MISFET和P沟道型MISFET的工序,其中N沟道型MISFET包含栅绝缘膜及栅电极的叠层结构、以及N型源区、N型漏区,而P沟道型MISFET包含栅绝缘膜及栅电极的叠层结构、P型源区、P型漏区;(b)形成不覆盖上述N沟道型MISFET且选择地覆盖上述P沟道型MISFET的掩膜层的工序;(c)一面利用上述掩膜层覆盖上述P沟道型MISFET,一面向上述N沟道型MISFET的至少上述N型源区及上述N型漏区注入离子的工序;以及(d)对上述N沟道型MISFET的上述栅电极、注入了上述离子的上述N型源区及上述N型漏区、以及上述P沟道型MISFET的上述栅电极、P型源区及P型漏区进行硅化物化的工序。 |
地址 |
日本东京都 |