发明名称 |
集成的并列珀耳帖/塞贝克元件芯片及其制备方法、连接方法 |
摘要 |
在绝缘衬底上形成具有不同塞贝克系数的第一和第二导电部件,并且通过欧姆接触连接所述第一和第二导电部件,并且在结合表面处用具有优越导热性和电绝缘性质的材料片,例如通过耐蚀铝处理等在其表面提供了电绝缘性质的铝片,覆盖通过欧姆接触连接的表面。并且,在相对侧上,键合线通过欧姆接触与第一和第二导电部件连接,并且键合线彼此绝缘,并且用作集成的并列珀耳帖/塞贝克元件芯片的输出端。采用串行电缆或并行电缆连接如此制备的多个集成的并列珀耳帖/塞贝克元件芯片,从而形成从电向热的转化装置和热能转移装置。 |
申请公布号 |
CN1977401A |
申请公布日期 |
2007.06.06 |
申请号 |
CN200580021676.8 |
申请日期 |
2005.06.29 |
申请人 |
株式会社明电舍;近藤义臣 |
发明人 |
近藤义臣 |
分类号 |
H01L35/34(2006.01);H01L23/38(2006.01);H01L35/14(2006.01);H01L35/30(2006.01);H01L35/32(2006.01) |
主分类号 |
H01L35/34(2006.01) |
代理机构 |
中国国际贸易促进委员会专利商标事务所 |
代理人 |
王永刚 |
主权项 |
1.一种集成的并列珀耳帖塞贝克元件芯片的制造方法,包括:制备具有均匀厚度的硅衬底的步骤,所述硅衬底是无定形硅衬底、多晶硅衬底和单晶硅衬底之一;通过在硅衬底上转移掩模图案而在各个芯片上留下偶数个未氧化部分来形成多个芯片的步骤;通过将具有与掩模图案相应的用于未氧化部分的负抗蚀剂的衬底放入氧化炉中引起与氧气的化学反应,除了对应于掩模图案的部分外将剩余部分转变成二氧化硅,因而形成除未氧化部分以外的衬底剩余部分被整体转变成电绝缘材料的衬底的步骤;分别将在衬底一个芯片中形成的相邻两个未氧化部分转变成具有不同塞贝克系数的第一和第二导电部件的步骤;通过欧姆接触,用第一导电连接部件在一侧上连接相邻的第一和第二导电部件的表面形成导热端子部分的步骤;通过欧姆接触,用第二导电连接部件在与上面提供了第一导电连接部件的一侧相对的相对侧上覆盖第一和第二导电部件的表面,形成用于第一和第二导电部件的端子侧面部分的步骤;分别电连接多个第三导电连接部件与第一和第二导电部件的端子侧面部分,并且以其中第三导电连接部件彼此并列布置并且彼此电绝缘的状态,形成与外部电路连接的连接端子部分的步骤;以及在绝缘材料衬底的整个表面上顺序重复上述对于一个芯片的步骤许多次,从而同时形成多个芯片的步骤。 |
地址 |
日本东京 |