发明名称 具有改善之程式化速率之多位元快闪记忆体装置
摘要 本发明提供一种用于程式化包含记忆体单元(201)之阵列之非挥发性记忆体阵列(102)之方法,其中各记忆体单元(201)包含基板(315)、控制闸极(328)、具有至少二个电荷储存区(432、433)以用于储存至少二个独立的电荷之电荷储存元件(322)、源极区域(203)和汲极区域(202)。该方法包含指定至少一个记忆体单元作为高速记忆体单元(802)以及藉由设置该至少二个电荷储存区(432、433)之其中第一者成为程式化状态(804)而预先调整(pre-condition)高速记忆体单元(201)之状况,并接着用远较高的速率致能第二区上的程式化。
申请公布号 TW200721178 申请公布日期 2007.06.01
申请号 TW095134180 申请日期 2006.09.15
申请人 史班逊股份有限公司 发明人 郭苕华;梁思雷;陈浩年;奇德拉 沙奇特;杨念
分类号 G11C16/06(2006.01) 主分类号 G11C16/06(2006.01)
代理机构 代理人 洪武雄;陈昭诚
主权项
地址 美国