| 摘要 |
本发明揭示一种半导体记忆体装置，其包含：一具有若干记忆胞之记忆胞矩阵；用于回应含有该等记忆胞之行位址资讯的码信号而选择性地启动该等记忆胞之多个行解码器，其中每一行解码器含有一用于回应该等码信号而提供一在一电源电压与一源极电压之间转变之状态输出信号的预驱动单元，及一用于回应该状态输出信号而输出一行选择信号以启动一对应记忆胞的驱动单元，其中该预驱动单元及该驱动单元包含至少一PMOS电晶体及至少一NMOS电晶体，该等电晶体分别经由其主体接收一泵激电压(pumping voltage)及一反向偏压(back-bias voltage)，该泵激电压具有一高于该电源电压之电压位准的电压位准，且该反向偏压具有一低于一接地电压之电压位准的电压位准。 |
