具有方块专属可程式化延迟暂存器之半导体记忆体

摘要

本发明揭示一种用于回应于一读取致能讯号而延迟资料自一记忆体装置之不同区域之输出的装置与方法，其中资料之输出的延迟系基于该记忆体装置之区域相对于一接收资料之输出电路的位置，其中该记忆体装置之不同区域具有专属于每一区域之不同CAS延迟值以设定该记忆体装置之每一区域的延迟时间。