| 主权项 |
1.一种晶片尺寸封装方法(Chip Size Package, CSP),包括 步骤: (a)提供一晶圆,该晶圆具有一第一表面以及一第二 表面,该第一表面具有复数个凸块下金属层; (b)研磨该晶圆之该第二表面; (c)将该晶圆切割成复数个晶片,并据以配置于一基 板上; (d)配置复数个导电凸块于该些凸块下金属层上;以 及 (e)切割该基板,并据以形成复数个封装体。 2.如申请专利范围第1项所述之方法,其中该步骤(a) 包括: 提供一晶圆,该晶圆之该第一表面具有复数个焊垫 及一绝缘层,该绝缘层具有复数个开口以暴露出该 些焊垫; 形成一金属层以覆盖该绝缘层以及该些焊垫;以及 蚀刻部分该金属层,并据以形成复数个凸块下金属 层于该些开口中。 3.如申请专利范围第1项所述之方法,其中该步骤(c) 包括: 提供一基板,该基板具有复数个凹槽; 形成一金属层于该些凹槽之一底面; 涂布一黏着层于金属层上;以及 将该些晶片对应地配置于该些凹槽中,并据以黏合 该基板以及该些晶片。 4.如申请专利范围第3项所述之方法,其中该基板系 一金属基板。 5.如申请专利范围第3项所述之方法,其中该基板系 一铜基板。 6.如申请专利范围第3项所述之方法,其中该黏着层 系一树脂型黏着剂。 7.如申请专利范围第3项所述之方法,其中该金属层 系一镀银层。 8.如申请专利范围第1项所述之方法,其中该步骤(d) 更包括: 形成一光阻层于该第一表面; 选择性移除该光阻层,并据以形成复数个开口,该 些开口系对应于该些焊垫并暴露出该些凸块下金 属层; 印刷一导电材料于该些该开口中; 回焊该导电材料,并据以形成复数个导电凸块;以 及 移除该光阻层。 9.如申请专利范围第1项所述之方法,其中该步骤(d) 系以植球的方式形成。 10.如申请专利范围第1项所述之方法,其中该步骤(d )系以无电电镀的方式形成。 11.如申请专利范围第1项所述之方法,其中该步骤(e )之前更包括: 形成一保护层以覆盖部分之该些导电凸块以及该 晶片;以及 烘烤以固化该保护层。 12.如申请专利范围第11项所述之方法,其中该保护 层系一高分子材料。 图式简单说明: 第1A~1E图绘示依照传统晶片尺寸封装方法的示意 图。 第2图绘示依照本发明一较佳实施例之晶片尺寸封 装方法的流程图。 第3A~3I图绘示依照本发明之较佳实施例之晶片尺 寸封装方法的示意流程图。 |
